公开(公告)号：US20110027991A1

公开(公告)日：2011-02-03

申请号：US12902877

申请日：2010-10-12

申请人： Hui-Lin Chang ,  Hung Chun Tsai ,  Yung-Cheng Lu ,  Syun-Ming Jang

发明人： Hui-Lin Chang ,  Hung Chun Tsai ,  Yung-Cheng Lu ,  Syun-Ming Jang

IPC分类号： H01L21/443

CPC分类号： H01L23/53238 ,  H01L21/28556 ,  H01L21/32053 ,  H01L21/76802 ,  H01L21/76834 ,  H01L21/76843 ,  H01L21/76849 ,  H01L21/76867 ,  H01L21/76871 ,  H01L21/76877 ,  H01L21/76883 ,  H01L21/76886 ,  H01L21/76889 ,  H01L23/528 ,  H01L23/53233 ,  H01L2924/0002 ,  H01L2924/00

摘要： A cap layer for a copper interconnect structure formed in a first dielectric layer is provided. In an embodiment, the cap layer may be formed by an in-situ deposition process in which a process gas comprising germanium, arsenic, tungsten, or gallium is introduced, thereby forming a copper-metal cap layer. In another embodiment, a copper-metal silicide cap is provided. In this embodiment, silane is introduced before, during, or after a process gas is introduced, the process gas comprising germanium, arsenic, tungsten, or gallium. Thereafter, an optional etch stop layer may be formed, and a second dielectric layer may be formed over the etch stop layer or the first dielectric layer.

摘要翻译： 提供了形成在第一介电层中的铜互连结构的盖层。 在一个实施例中，盖层可以通过原位沉积工艺形成，其中引入包含锗，砷，钨或镓的工艺气体，从而形成铜 - 金属帽层。 在另一个实施例中，提供铜 - 金属硅化物帽。 在该实施方案中，在引入工艺气体之前，期间或之后引入硅烷，该工艺气体包括锗，砷，钨或镓。 此后，可以形成可选的蚀刻停止层，并且可以在蚀刻停止层或第一介电层上方形成第二介电层。

公开(公告)号：US20090152722A1

公开(公告)日：2009-06-18

申请号：US11959274

申请日：2007-12-18

申请人： Hui-Lin Chang ,  Yung-Cheng Lu ,  Syun-Ming Jang

发明人： Hui-Lin Chang ,  Yung-Cheng Lu ,  Syun-Ming Jang

IPC分类号： H01L23/532 ,  H01L21/4763

CPC分类号： H01L21/76843 ,  H01L21/76849 ,  H01L21/76867 ,  H01L21/76873 ,  H01L21/76883 ,  H01L21/76886 ,  H01L23/53233 ,  H01L23/53238 ,  H01L2924/0002 ,  H01L2924/00

摘要： A method of forming an integrated circuit structure, the method includes providing a semiconductor substrate; forming a dielectric layer over the semiconductor substrate; forming an opening in the dielectric layer; forming a seed layer in the opening; forming a copper line on the seed layer, wherein at least one of the seed layer and the copper line comprises an alloying material; and forming an etch stop layer on the copper line.

摘要翻译： 一种形成集成电路结构的方法，所述方法包括提供半导体衬底; 在所述半导体衬底上形成介电层; 在介电层中形成开口; 在开口中形成种子层; 在种子层上形成铜线，其中籽晶层和铜线中的至少一个包括合金材料; 并在铜线上形成蚀刻停止层。

公开(公告)号：US07456093B2

公开(公告)日：2008-11-25

申请号：US10884719

申请日：2004-07-03

申请人： Pi-Tsung Chen ,  Keng-Chu Lin ,  Hui-Lin Chang ,  Lih-Ping Li ,  Tien-I Bao ,  Yung-Cheng Lu ,  Syun-Ming Jang

发明人： Pi-Tsung Chen ,  Keng-Chu Lin ,  Hui-Lin Chang ,  Lih-Ping Li ,  Tien-I Bao ,  Yung-Cheng Lu ,  Syun-Ming Jang

IPC分类号： H01L21/4763 ,  H01L21/44

CPC分类号： H01L23/53295 ,  H01L21/76801 ,  H01L21/76802 ,  H01L21/76826 ,  H01L21/76829 ,  H01L21/76832 ,  H01L21/76834 ,  H01L21/76835 ,  H01L23/3135 ,  H01L23/3192 ,  H01L2924/0002 ,  H01L2924/00

摘要： A semiconductor device with improved resistance to delamination and method for forming the same the method including providing a semiconductor wafer comprising a metallization layer with an uppermost etch stop layer; forming at least one adhesion promoting layer on the etch stop layer; and, forming an inter-metal dielectric (IMD) layer on the at least one adhesion promoting layer.

摘要翻译： 具有改进的分层耐受性的半导体器件及其形成方法包括提供包含具有最上蚀刻停止层的金属化层的半导体晶片的方法; 在所述蚀刻停止层上形成至少一个附着促进层; 以及在所述至少一个附着促进层上形成金属间电介质（IMD）层。

公开(公告)号：US07429769B2

公开(公告)日：2008-09-30

申请号：US11255389

申请日：2005-10-21

申请人： Carlos H. Diaz ,  Yi-Ming Sheu ,  Syun-Ming Jang ,  Hun-Jan Tao ,  Fu-Liang Yang

发明人： Carlos H. Diaz ,  Yi-Ming Sheu ,  Syun-Ming Jang ,  Hun-Jan Tao ,  Fu-Liang Yang

IPC分类号： H01L29/78

CPC分类号： H01L29/66772 ,  H01L29/66545 ,  H01L29/66621 ,  H01L29/78621 ,  H01L29/78654

摘要： A method for forming a field effect transistor device employs a self-aligned etching of a semiconductor substrate to form a recessed channel region in conjunction with a pair of raised source/drain regions. The method also provides for forming and thermally annealing the pair of source/drain regions prior to forming a pair of lightly doped extension regions within the field effect transistor device. In accord with the foregoing features, the field effect transistor device is fabricated with enhanced performance.

摘要翻译： 用于形成场效应晶体管器件的方法采用半导体衬底的自对准蚀刻以与一对凸起的源极/漏极区域结合形成凹陷沟道区域。 该方法还提供了在场效应晶体管器件内形成一对轻掺杂的延伸区域之前，对成对的源/漏区进行形成和热退火。 根据上述特征，以增强的性能制造场效应晶体管器件。

公开(公告)号：US07407601B2

公开(公告)日：2008-08-05

申请号：US10423569

申请日：2003-04-24

申请人： Shen-Nan Lee ,  Ying-Ho Chen ,  Syun-Ming Jang ,  Tzu-Jen Chou

发明人： Shen-Nan Lee ,  Ying-Ho Chen ,  Syun-Ming Jang ,  Tzu-Jen Chou

IPC分类号： C09K5/00

CPC分类号： C09G1/02 ,  C09K3/1409 ,  C09K3/1463 ,  H01L21/3212

摘要： A slurry system for a chemical mechanical polishing (CMP) process and a method for using the same wherein the slurry system includes an aqueous dispersion comprising at least abrasive polymer containing particles in an alkaline solution having a pH of less than about 9.5; and wherein the method includes providing a semiconductor wafer process surface including a oxide containing material and metal filled semiconductor features; providing the system; and, polishing in a CMP process the semiconductor wafer process surface using the slurry system to remove at least a portion of the oxide containing material and the metal comprising the metal filled semiconductor features.

摘要翻译： 用于化学机械抛光（CMP）方法的浆料系统及其使用方法，其中所述浆料系统包括含有至少含有在pH小于约9.5的碱性溶液中的含有颗粒的磨料聚合物的水分散体; 并且其中所述方法包括提供包括含氧化物材料和金属填充半导体特征的半导体晶片工艺表面; 提供系统; 并且在CMP工艺中使用浆料系统在半导体晶片工艺表面上抛光以去除含氧化物材料的至少一部分和包含金属填充的半导体特征的金属。

公开(公告)号：US20080124875A1

公开(公告)日：2008-05-29

申请号：US11592204

申请日：2006-11-03

申请人： Ken Liao ,  Kuo-Hua Pan ,  Yun-Hsiu Chen ,  Syun-Ming Jang ,  Yi-Ching Lin

发明人： Ken Liao ,  Kuo-Hua Pan ,  Yun-Hsiu Chen ,  Syun-Ming Jang ,  Yi-Ching Lin

IPC分类号： H01L21/336

CPC分类号： H01L29/7848 ,  H01L21/266 ,  H01L21/823807 ,  H01L21/823814 ,  H01L29/165 ,  H01L29/665 ,  H01L29/6659 ,  H01L29/66636

摘要： A method for forming a strained channel in a semiconductor device is provided, comprises providing of a transistor comprising a gate stack exposed with a gate electrode on a semiconductor substrate, a pair of source/drain regions in the substrate on opposite sides of the gate stack and a pair of spacers on opposing sidewalls of the gate stack. A passivation layer is formed to cover the gate electrode and spacers of the transistor. A passivation layer is formed to cover the gate electrode and the spacers. A recess region is formed in each of the source/drain regions, wherein an edge of the recess region aligns to an outer edge of the spacers. The recess regions are filled with a strain-exerting material, thereby forming a strained channel region in the semiconductor substrate between the source/drain regions.

摘要翻译： 提供了一种在半导体器件中形成应变通道的方法，包括提供晶体管，其包括在半导体衬底上暴露有栅极电极的栅极堆叠，在栅极堆叠的相对侧的衬底中的一对源极/漏极区域 以及在栅极堆叠的相对的侧壁上的一对隔板。 形成钝化层以覆盖晶体管的栅电极和间隔物。 形成钝化层以覆盖栅电极和间隔物。 在每个源极/漏极区域中形成凹陷区域，其中凹部区域的边缘与间隔物的外边缘对准。 用应变施加材料填充凹陷区域，从而在源极/漏极区域之间的半导体衬底中形成应变通道区域。

公开(公告)号：US20080122107A1

公开(公告)日：2008-05-29

申请号：US11534553

申请日：2006-09-22

申请人： Jang-Shiang Tsai ,  Jyu-Horng Shieh ,  Ju-Wang Hsu ,  De-Fang Chen ,  Chia-Hui Lin ,  Syun-Ming Jang

发明人： Jang-Shiang Tsai ,  Jyu-Horng Shieh ,  Ju-Wang Hsu ,  De-Fang Chen ,  Chia-Hui Lin ,  Syun-Ming Jang

IPC分类号： H01L23/52 ,  H01L21/311

CPC分类号： H01L21/31144 ,  H01L21/76802 ,  H01L21/76811

摘要： A method of forming an opening on a low-k dielectric layer using a polysilicon hard mask rather than a metal hard mask as used in prior art. A polysilicon hard mask is formed over a low-k dielectric layer and a photoresist layer is formed over the polysilicon hard mask. The photoresist layer is patterned and the polysilicon hard mask is etched with a gas plasma to create exposed portions of the low-k dielectric layer. The photoresist layer in stripped prior to the etching of the exposed portions of the low-k dielectric layer to avoid damage to the low-k dielectric layer.

摘要翻译： 使用现有技术中使用的多晶硅硬掩模而不是金属硬掩模在低k电介质层上形成开口的方法。 在低k电介质层上形成多晶硅硬掩模，并且在多晶硅硬掩模上形成光致抗蚀剂层。 对光致抗蚀剂层进行构图，并用气体等离子体蚀刻多晶硅硬掩模以产生低k电介质层的暴露部分。 在蚀刻低k电介质层的暴露部分之前剥离的光致抗蚀剂层，以避免损坏低k电介质层。

公开(公告)号：US07320945B2

公开(公告)日：2008-01-22

申请号：US10881700

申请日：2004-06-30

申请人： Lih-Ping Li ,  Syun-Ming Jang

发明人： Lih-Ping Li ,  Syun-Ming Jang

IPC分类号： H01L21/31

CPC分类号： H01L21/02271 ,  H01L21/02126 ,  H01L21/0234 ,  H01L21/3122 ,  H01L21/76801 ,  H01L21/76822 ,  H01L21/76825 ,  H01L21/76826 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

摘要： A thin film dielectric layer comprises a top portion and a bottom portion and has density and permittivity characteristics that vary substantially uniformly from the top portion to the bottom portion. Control over the density and/or permittivity is accomplished through varying deposition parameters such as flow rate of constituent process gases or deposition chamber pressure, or through a post deposition treatment, such as plasma treatment or curing.

摘要翻译： 薄膜电介质层包括顶部和底部，并且具有从顶部到底部大致均匀地变化的密度和介电常数特性。 密度和/或介电常数的控制是通过改变沉积参数，例如构成工艺气体或沉积室压力的流速，或通过后沉积处理，例如等离子体处理或固化来完成的。

公开(公告)号：US20070264843A1

公开(公告)日：2007-11-15

申请号：US11430623

申请日：2006-05-09

申请人： Lih-Ping Li ,  Yung-Cheng Lu ,  Tien-I. Bao ,  Syun-Ming Jang ,  Ying-Tsung Chen

发明人： Lih-Ping Li ,  Yung-Cheng Lu ,  Tien-I. Bao ,  Syun-Ming Jang ,  Ying-Tsung Chen

IPC分类号： H01L21/31

CPC分类号： H01L21/02126 ,  H01L21/02167 ,  H01L21/02216 ,  H01L21/02274 ,  H01L21/02362 ,  H01L21/31144 ,  H01L21/3148 ,  H01L21/31604 ,  H01L21/76829

摘要： A method for manufacturing an integrated circuit is provided. In one example, the method includes forming a substantially nitrogen-free silicon carbide layer over a substrate using a methyl silicate gas.

摘要翻译： 提供一种用于制造集成电路的方法。 在一个实例中，该方法包括使用甲基硅酸盐气体在基底上形成基本上无氮的碳化硅层。

公开(公告)号：US20070111404A1

公开(公告)日：2007-05-17

申请号：US11272938

申请日：2005-11-14

申请人： Yun-Hsiu Chen ,  Syun-Ming Jang

发明人： Yun-Hsiu Chen ,  Syun-Ming Jang

IPC分类号： H01L21/8232 ,  H01L21/335

CPC分类号： H01L21/823807 ,  H01L21/823878 ,  H01L27/0207

摘要： A method for fabricating a strained-silicon semiconductor device to ameliorate undesirable variation in epitaxial film thickness. The layout or component configuration for the proposed semiconductor device is evaluated to determine areas of relatively light or dense population in order to determine whether local-loading-effect defects are likely to occur. If a possibility of such defects occurring exists, a dummy pattern of epitaxial structures may be indicated. If so, the dummy pattern appropriate to the proposed layout is created, incorporated into the mask design, and then implemented on the substrate along with the originally-proposed component configuration.

摘要翻译： 一种用于制造应变硅半导体器件以改善外延膜厚度的不期望的变化的方法。 评估所提出的半导体器件的布局或组件配置以确定相对较轻或密集的群体的区域，以便确定是否可能发生局部加载效应的缺陷。 如果存在这种缺陷的可能性，则可以指示外延结构的虚拟图案。 如果是这样，则创建适合于所提出的布局的虚拟图案，并入到掩模设计中，然后与原始提出的部件配置一起在基板上实现。