公开(公告)号：US07309650B1

公开(公告)日：2007-12-18

申请号：US11065388

申请日：2005-02-24

申请人： Connie Pin-Chin Wang ,  Lu You ,  Zoran Krivokapic ,  Paul Raymond Besser ,  Suzette Keefe Pangrle

发明人： Connie Pin-Chin Wang ,  Lu You ,  Zoran Krivokapic ,  Paul Raymond Besser ,  Suzette Keefe Pangrle

IPC分类号： H01L21/44

CPC分类号： H01L29/7833 ,  B82Y10/00 ,  H01L21/28273 ,  H01L29/42332

摘要： A memory device having a metal nanocrystal charge storage structure and a method for its manufacture. The memory device may be manufactured by forming a first oxide layer on the semiconductor substrate, then disposing a porous dielectric layer on the oxide layer and disposing a second oxide layer on the porous dielectric layer. A layer of electrically conductive material is formed on the second layer of dielectric material. An etch mask is formed on the electrically conductive material. The electrically conductive material and the underlying dielectric layers are anisotropically etched to form a dielectric structure on which a gate electrode is disposed. A metal layer is formed on the dielectric structure and the gate electrode and treated so that portions of the metal layer diffuse into the porous dielectric layer. Then the metal layer is removed.

摘要翻译： 一种具有金属纳米晶体电荷存储结构的存储器件及其制造方法。 存储器件可以通过在半导体衬底上形成第一氧化物层，然后在氧化物层上设置多孔介电层并在第二氧化物层上设置第二氧化物层来制造。 在第二介电材料层上形成一层导电材料。 在导电材料上形成蚀刻掩模。 导电材料和下面的介电层被各向异性地蚀刻以形成其上设置有栅电极的电介质结构。 在介电结构和栅电极上形成金属层，并处理金属层的一部分扩散到多孔介电层中。 然后去除金属层。

公开(公告)号：US20050085073A1

公开(公告)日：2005-04-21

申请号：US10687186

申请日：2003-10-16

申请人： Sergey Lopatin ,  Paul Besser ,  Alline Myers ,  Jeremias Romero ,  Minh Tran ,  Lu You ,  Connie Wang

发明人： Sergey Lopatin ,  Paul Besser ,  Alline Myers ,  Jeremias Romero ,  Minh Tran ,  Lu You ,  Connie Wang

IPC分类号： H01L21/44 ,  H01L21/4763 ,  H01L21/768

CPC分类号： H01L21/76846 ,  H01L21/76877

摘要： An exemplary embodiment is related to a method of using an adhesion precursor in an integrated circuit fabrication process. The method includes providing a gas of material over a dielectric material and providing a copper layer over an adhesion precursor layer. The adhesion precursor layer is formed by the gas, and the dielectric material includes an aperture.

摘要翻译： 示例性实施例涉及在集成电路制造工艺中使用粘附前体的方法。 该方法包括在介电材料上提供材料的气体并在粘附前体层上提供铜层。 粘附前体层由气体形成，电介质材料包括孔。

公开(公告)号：US06699792B1

公开(公告)日：2004-03-02

申请号：US09907398

申请日：2001-07-17

申请人： Fei Wang ,  Lu You ,  Lynne Okada

发明人： Fei Wang ,  Lu You ,  Lynne Okada

IPC分类号： H01L21311

CPC分类号： H01L21/32139 ,  H01L21/0271 ,  H01L21/0338 ,  H01L21/31144

摘要： In forming an opening or space in a substrate, a layer of photoresist is provided on the substrate, and the photoresist is patterned to provide photoresist bodies having respective adjacent sidewalls. A polymer layer is provided on the resulting structure through a low temperature conformal CVD process. The polymer layer is anisotropically etched to form spacers on the respective adjacent sidewalls of the photoresist bodies. The substrate is then etched using the spacers as a mask.

摘要翻译： 在形成衬底中的开口或空间时，在衬底上提供光致抗蚀剂层，并且对光致抗蚀剂进行图案化以提供具有相应相邻侧壁的光致抗蚀剂体。 通过低温保形CVD工艺在所得结构上提供聚合物层。 聚合物层被各向异性蚀刻以在光致抗蚀剂体的各个相邻侧壁上形成间隔物。 然后使用间隔物作为掩模蚀刻衬底。

公开(公告)号：US06635943B1

公开(公告)日：2003-10-21

申请号：US09533617

申请日：2000-03-22

申请人： Angela T. Hui ,  Tuan Duc Pham ,  Richard J. Huang ,  Mark T. Ramsbey ,  Lu You

发明人： Angela T. Hui ,  Tuan Duc Pham ,  Richard J. Huang ,  Mark T. Ramsbey ,  Lu You

IPC分类号： H01L2900

CPC分类号： H01L21/823425 ,  H01L21/76819 ,  H01L21/76837

摘要： A method and system for insulating a lower layer of a semiconductor device from an upper layer of the semiconductor device is disclosed. The method and system include providing an interlayer dielectric on the lower layer. The interlayer dielectric is capable of gap filling while using only species of relatively low mobility. The method and system also include planarizing a surface of the interlayer dielectric.

摘要翻译： 公开了一种用于将半导体器件的下层与半导体器件的上层绝缘的方法和系统。 该方法和系统包括在下层上提供层间电介质。 层间电介质能够间隙填充，同时仅使用相对较低迁移率的物质。 该方法和系统还包括平坦化层间电介质的表面。

公开(公告)号：US06518167B1

公开(公告)日：2003-02-11

申请号：US10123588

申请日：2002-04-16

申请人： Lu You ,  Matthew S. Buynoski ,  Paul R. Besser ,  Jeremias D. Romero ,  Pin-Chin Connie Wang ,  Minh Q. Tran

发明人： Lu You ,  Matthew S. Buynoski ,  Paul R. Besser ,  Jeremias D. Romero ,  Pin-Chin Connie Wang ,  Minh Q. Tran

IPC分类号： H01L214763

CPC分类号： H01L21/76849 ,  H01L21/28562 ,  H01L21/76834

摘要： A method of forming a metal or metal nitride layer interface between a copper layer and a silicon nitride layer can include providing a metal organic gas or metal/metal nitride precursor over a copper layer, forming a metal or metal nitride layer from reactions between the metal organic gas or metal/metal nitride precursor and the copper layer, and depositing a silicon nitride layer over the metal or metal nitride layer and copper layer. The metal or metal nitride layer can provide a better interface adhesion between the silicon nitride layer and the copper layer. The metal layer can improve the interface between the copper layer and the silicon nitride layer, improving electromigration reliability and, thus, integrated circuit device performance.

摘要翻译： 在铜层和氮化硅层之间形成金属或金属氮化物层界面的方法可以包括在铜层上提供金属有机气体或金属/金属氮化物前体，从金属或金属氮化物层之间的反应形成金属或金属氮化物层 有机气体或金属/金属氮化物前体和铜层，以及在金属或金属氮化物层和铜层上沉积氮化硅层。 金属或金属氮化物层可以在氮化硅层和铜层之间提供更好的界面粘合性。 金属层可以改善铜层和氮化硅层之间的界面，提高电迁移可靠性，从而提高集成电路器件的性能。

公开(公告)号：US06420278B1

公开(公告)日：2002-07-16

申请号：US09096760

申请日：1998-06-12

申请人： Dawn M. Hopper ,  Richard J. Huang ,  Lu You

发明人： Dawn M. Hopper ,  Richard J. Huang ,  Lu You

IPC分类号： H01L2131

CPC分类号： H01L21/02134 ,  H01L21/02282 ,  H01L21/3124

摘要： An ultra-large scale integrated circuit is manufactured by using silicon-based, low dielectric constant materials in which the dielectric constant has been reduced by spinning on the dielectric to silicon wafers, eliminating soft bake steps, and heating the wafers to about 400° C. for about one hour in a vacuum or inert atmosphere.

摘要翻译： 通过使用硅基低介电常数材料制造超大规模集成电路，其中介电常数通过在电介质上旋转至硅晶片而减少，消除了软烘烤步骤，并将晶片加热至约400℃ 在真空或惰性气氛中约1小时。

公开(公告)号：US06417090B1

公开(公告)日：2002-07-09

申请号：US09225008

申请日：1999-01-04

申请人： Fei Wang ,  Lu You

发明人： Fei Wang ,  Lu You

IPC分类号： H01L214763

CPC分类号： H01L21/76802 ,  H01L21/31116 ,  H01L21/31138 ,  H01L21/76829

摘要： A method of forming a damascene structure in a semiconductor device arrangement uses a low k dielectric material in an etch stop layer that overlays a metal interconnect layer. The etch stop layer protects the metal interconnect layer, made of copper, for example, during the etching of a dielectric layer that overlays the etch stop layer. Following the etching of the dielectric layer, which stops on the etch stop layer, the etch stop layer is then etched with a chemistry that does not damage the underlying copper in the metal interconnect layer. The lower dielectric constant material employed in the etch stop layer reduces the overall dielectric constant of the film, thereby improving the operating performance of the chip.

摘要翻译： 在半导体器件布置中形成镶嵌结构的方法使用覆盖金属互连层的蚀刻停止层中的低k电介质材料。 蚀刻停止层例如在蚀刻覆盖在蚀刻停止层的介电层的蚀刻期间保护由铜制成的金属互连层。 在蚀刻停止层上停止的介电层的蚀刻之后，用不会损坏金属互连层中的下面的铜的化学物质蚀刻蚀刻停止层。 在蚀刻停止层中使用的较低介电常数材料降低了膜的总介电常数，从而提高了芯片的操作性能。

公开(公告)号：US06376309B2

公开(公告)日：2002-04-23

申请号：US09811288

申请日：2001-03-16

申请人： John JianShi Wang ,  Kent Kuohua Chang ,  Hao Fang ,  Lu You

发明人： John JianShi Wang ,  Kent Kuohua Chang ,  Hao Fang ,  Lu You

IPC分类号： H01L29788

CPC分类号： H01L27/11521 ,  H01L21/76837 ,  H01L27/115

摘要： The present invention provides a method for reducing the gate aspect ratio of a flash memory device. The method includes forming a tunnel oxide layer on a substrate; forming a polysilicon layer on the tunnel oxide layer; forming an insulating layer on the polysilicon layer; forming a control gate layer on the polysilicon layer; etching at least the tunnel oxide layer, the insulating layer, and the control gate layer to form at least two stack structures; forming a plurality of spacers at sides of the at least two stack structures; and filling at least one gap between the at least two stack structures with an oxide, where the control gate layer provides a gate aspect ratio which allows for a maximum step coverage by the oxide. In a preferred embodiment, the method uses nickel silicide instead of the conventional tungsten silicide in the control gate layers of the cells of the device. Nickel silicide has higher conductivity than conventional silicides, thus a thinner layer of nickel silicide may be used without sacrificing performance. Nickel silicide also has a lower barrier height for holes, thus maintaining a low contact resistance. With a thinner nickel silicide layer, the gate aspect ratio of the cells are lowered, allowing for a maximum step coverage by the gap-filling oxide. The reliability of the device is thus improved.

摘要翻译： 本发明提供一种降低闪速存储器件的栅极纵横比的方法。 该方法包括在衬底上形成隧道氧化物层; 在隧道氧化层上形成多晶硅层; 在所述多晶硅层上形成绝缘层; 在所述多晶硅层上形成控制栅极层; 至少蚀刻隧道氧化物层，绝缘层和控制栅极层以形成至少两个堆叠结构; 在所述至少两个堆叠结构的侧面处形成多个间隔物; 以及用所述氧化物填充所述至少两个堆叠结构之间的至少一个间隙，其中所述控制栅极层提供允许所述氧化物的最大阶跃覆盖的栅极纵横比。 在优选实施例中，该方法在装置的电池的控制栅极层中使用硅化镍代替常规的硅化钨。 硅化镍具有比常规硅化物更高的导电性，因此可以使用更薄的硅化镍层而不牺牲性能。 硅化镍也具有较低的孔的阻挡高度，因此保持低的接触电阻。 利用更薄的硅化镍层，电池的栅极纵横比降低，允许通过间隙填充氧化物的最大阶梯覆盖。 因此提高了装置的可靠性。

公开(公告)号：US06259115B1

公开(公告)日：2001-07-10

申请号：US09262214

申请日：1999-03-04

申请人： Lu You ,  Simon S. Chan ,  Kai Yang

发明人： Lu You ,  Simon S. Chan ,  Kai Yang

IPC分类号： H01L2156

CPC分类号： H01L21/7684 ,  H01L21/3212 ,  H01L21/76819

摘要： A method is provided for inserting dummy conductive channels along with the interconnected conductive channels. The dummy channels have an approximately even metal weight distribution to provide better plating uniformity, minimize CMP dishing, improve process heating uniformity, improve spin-on process properties, and increase etch and lithography uniformity.

摘要翻译： 提供了一种用于将伪导电通道与互连的导电通道一起插入的方法。 虚拟通道具有大致均匀的金属重量分布，以提供更好的电镀均匀性，使CMP凹陷最小化，改善工艺加热均匀性，提高旋涂工艺性能，并增加蚀刻和光刻均匀性。

公开(公告)号：US06171949B2

公开(公告)日：2001-01-09

申请号：US09329155

申请日：1999-06-09

申请人： Lu You ,  Shekhar Pramanick

发明人： Lu You ,  Shekhar Pramanick

IPC分类号： H01L214763

CPC分类号： H01L21/76838 ,  H01L21/3143 ,  H01L21/318

摘要： A method for manufacturing an integrated circuit using damascene processes is provided in which conductive material surfaces subject to chemical-mechanical polishing are passivated after polishing with a dry, low energy, ion implantation passivating process to prevent oxidation and to eliminate a high dielectric constant protective layer. In particular, copper conductive material is subject to nitrogen implantation at or below 100 KeV to produce a protective copper nitride.

摘要翻译： 提供一种使用镶嵌工艺制造集成电路的方法，其中进行化学机械抛光的导电材料表面在用干燥，低能量的离子注入钝化工艺抛光后被钝化，以防止氧化并消除高介电常数保护层 。 特别地，铜导电材料在100KeV以下进行氮注入以产生保护性的氮化铜。