利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

42 条记录 (耗时 0.042 秒)

    Apparatus and method for phase change memory drift management
    32.
    发明授权
    Apparatus and method for phase change memory drift management 有权
    相变记忆漂移管理的装置和方法

    公开(公告)号：US09286205B2

    公开(公告)日：2016-03-15

    申请号：US13994116

    申请日：2011-12-20

    申请人： Raj K. Ramanujan ,  Mark A. Schmisseur

    发明人： Raj K. Ramanujan ,  Mark A. Schmisseur

    IPC分类号： G06F13/00 ,  G06F12/02 ,  G06F12/08 ,  G11C13/00 ,  G11C16/34

    CPC分类号： G06F12/0246 ,  G06F12/0866 ,  G06F2212/214 ,  G11C13/0004 ,  G11C13/004 ,  G11C13/0061 ,  G11C16/3418 ,  G11C2013/0054 ,  G11C2013/0057

    摘要： A system and method are described for selecting a demarcation voltage for read and write operations. Embodiments of the invention provide a scheme to use multiple VDMs to cover the case where power-on drift is different from power-off drift of the PCMS cells. The controller automatically manages this through tracking refreshes and writes. In addition, the embodiments of the invention provide an efficient scheme to reduce the performance impact of the penalty box following a write by tracking recent write addresses through a hash-table or similar scheme. By way of example, a method in accordance with one embodiment comprises: detecting a read operation directed to a first block of a PCMS memory; determining whether a write operation has previously occurred to the first block within a specified amount of time prior to the read operation; using a first demarcation voltage (VDM) for the read operation if the write operation has previously occurred to the first block within the specified amount of time prior to the write operation; and using a second VDM for the read operation if the write operation has not previously occurred to the first block within the specified amount of time prior to the write or refresh operation.

    摘要翻译： 描述了用于选择用于读取和写入操作的分界电压的系统和方法。 本发明的实施例提供了使用多个VDM来覆盖上电漂移与PCMS单元的断电漂移不同的情况的方案。 控制器通过跟踪刷新和写入自动进行管理。 此外，本发明的实施例提供了一种有效的方案，以通过通过散列表或类似方案跟踪最近的写入地址来减少写入之后的惩罚盒的性能影响。 作为示例，根据一个实施例的方法包括：检测针对PCMS存储器的第一块的读取操作; 在所述读取操作之前的指定时间内确定是否先前对所述第一块发生了写入操作; 如果在写操作之前的指定时间内先前已经对第一块发生写操作，则使用第一分界电压（VDM）作为读操作; 以及如果在所述写入或刷新操作之前的所述指定时间量内的所述第一块以前没有发生写入操作，则使用第二VDM进行所述读取​​操作。

    HYBRID MEMORY DEVICE
    33.
    发明申请
    HYBRID MEMORY DEVICE 有权
    混合存储器件

    公开(公告)号：US20150003175A1

    公开(公告)日：2015-01-01

    申请号：US13928694

    申请日：2013-06-27

    申请人： Raj K. Ramanujan

    发明人： Raj K. Ramanujan

    IPC分类号： G11C7/10 ,  G11C14/00

    CPC分类号： G11C14/0009 ,  G06F12/00 ,  G06F12/0246 ,  G06F12/0804 ,  G06F12/0851 ,  G06F12/0868 ,  G06F2212/311 ,  G06F2212/7203 ,  Y02D10/13

    摘要： Memory devices, controllers, and electronic devices comprising memory devices are described. In one embodiment, a memory device comprises a volatile memory, a nonvolatile memory, and a controller comprising a memory buffer, and logic to transfer data between the nonvolatile memory and the volatile memory via the memory buffer in response to requests from an application, wherein data in the memory buffer is accessible to the application. Other embodiments are also disclosed and claimed.

    摘要翻译： 描述包括存储器件的存储器件，控制器和电子器件。 在一个实施例中，存储器设备包括易失性存储器，非易失性存储器和包括存储器缓冲器的控制器，以及响应于来自应用的请求经由存储器缓冲器在非易失性存储器和易失性存储器之间传送数据的逻辑，其中 应用程序可访问内存缓冲区中的数据。 还公开并要求保护其他实施例。

    METHOD AND SYSTEM FOR PROVIDING INSTANT RESPONSES TO SLEEP STATE TRANSITIONS WITH NON-VOLATILE RANDOM ACCESS MEMORY
    34.
    发明申请
    METHOD AND SYSTEM FOR PROVIDING INSTANT RESPONSES TO SLEEP STATE TRANSITIONS WITH NON-VOLATILE RANDOM ACCESS MEMORY 有权
    用非易失性随机存取存储器向休眠状态转换提供即时响应的方法和系统

    公开(公告)号：US20130283079A1

    公开(公告)日：2013-10-24

    申请号：US13976903

    申请日：2011-12-13

    申请人： Leena K. Puthiyedath ,  Raj K. Ramanujan ,  Michael Rothman ,  Blaise Fanning ,  Vincent J. Zimmer

    发明人： Leena K. Puthiyedath ,  Raj K. Ramanujan ,  Michael Rothman ,  Blaise Fanning ,  Vincent J. Zimmer

    IPC分类号： G06F1/32

    CPC分类号： G06F1/3234 ,  G06F1/3275 ,  Y02D10/13 ,  Y02D10/14

    摘要： A non-volatile random access memory (NVRAM) is used in a computer system to provide instant responses to sleep state transitions. The computer system includes a processor coupled to an NVRAM, which is accessible by the processor without passing through an I/O subsystem. The NVRAM is byte-rewritable and byte-erasable by the processor. In response to a request to enter a powered sleep state, the computer system converts the powered sleep state into a powered-off sleep state with system memory context stored in the NVRAM. The powered sleep state is defined as a state in which power is supplied to volatile random access memory in the computer system, and the powered-off sleep state is defined as a state in which power is removed from the volatile random access memory. In response to a wake event, the computer system resumes working state operations using the system memory context stored in the NVRAM.

    摘要翻译： 在计算机系统中使用非易失性随机存取存储器（NVRAM）来为睡眠状态转换提供即时响应。 计算机系统包括耦合到NVRAM的处理器，其可由处理器访问而不经过I / O子系统。 NVRAM是字节可重写的，可由处理器字节擦除。 响应于进入供电的睡眠状态的请求，计算机系统将动态睡眠状态转换为关闭休眠状态，并将系统存储器上下文存储在NVRAM中。 动力睡眠状态被定义为向计算机系统中的易失性随机存取存储器提供电力的状态，并且断电睡眠状态被定义为从易失性随机存取存储器去除电力的状态。 响应于唤醒事件，计算机系统使用存储在NVRAM中的系统存储器上下文来恢复工作状态操作。

    STATISTICAL WEAR LEVELING FOR NON-VOLATILE SYSTEM MEMORY
    35.
    发明申请
    STATISTICAL WEAR LEVELING FOR NON-VOLATILE SYSTEM MEMORY 有权
    对非易失性系统存储器的统计磨损水平

    公开(公告)号：US20130282967A1

    公开(公告)日：2013-10-24

    申请号：US13977652

    申请日：2011-09-30

    申请人： Raj K. Ramanujan

    发明人： Raj K. Ramanujan

    IPC分类号： G06F12/02 ,  G06F3/06

    CPC分类号： G06F12/0246 ,  G06F3/0689 ,  G06F2212/7211 ,  G11C16/06 ,  G11C16/3495

    摘要： Statistical wear leveling is described that may be particularly useful for non-volatile system memory. In one embodiment, the invention includes a wear level move state machine to select an active block based on a wear criteria, to move the contents of the selected active block to a block from a free block list, and to move the selected active block to an unused block list, a free block list expansion state machine to take a block from a target free block list, to move the contents of the block to a block from the unused block list, and to move the block taken from the target block list to a free block list, and a target free block generation state machine to select blocks from the unused block list and to move the selected blocks to the target free block list.

    摘要翻译： 描述了对非易失性系统存储器特别有用的统计损耗均衡。 在一个实施例中，本发明包括磨损级移动状态机，用于基于磨损标准选择活动块，将所选活动块的内容从空闲块列表移动到块，并将所选择的活动块移动到 未使用的块列表，从目标空闲块列表获取块的空闲块列表扩展状态机，将块的内容从未使用的块列表移动到块，并且从目标块列表中移动块 到空闲块列表，以及目标空闲块生成状态机，以从未使用的块列表中选择块，并将所选择的块移动到目标自由块列表。

    DATA STORAGE IN PERSISTENT MEMORY
    40.
    发明申请
    DATA STORAGE IN PERSISTENT MEMORY 审中-公开
    数据存储在存储器中

    公开(公告)号：US20150089245A1

    公开(公告)日：2015-03-26

    申请号：US14038295

    申请日：2013-09-26

    申请人： Asher M. Altman ,  Kirk S. Yap ,  Raj K. Ramanujan

    发明人： Asher M. Altman ,  Kirk S. Yap ,  Raj K. Ramanujan

    IPC分类号： G06F12/14 ,  G06F21/60

    CPC分类号： G06F12/1408 ,  G06F21/602 ,  G06F21/79 ,  G06F2212/1052 ,  G06F2221/2143

    摘要： Embodiments include systems, methods, and apparatuses associated with storing data in a persistent memory are disclosed herein. In embodiments, a memory controller may be configured to encrypt data with an encryption key, and the encrypted data may be stored in persistent memory. The memory controller may be further configured to alter and/or destroy the encryption key in response to a reset event. Other embodiments may be disclosed and/or claimed.

    摘要翻译： 本文公开的实施例包括与在永久存储器中存储数据相关联的系统，方法和装置。 在实施例中，存储器控制器可以被配置为用加密密钥加密数据，并且加密的数据可以被存储在持久存储器中。 存储器控制器可以被进一步配置为响应于重置事件而改变和/或销毁加密密钥。 可以公开和/或要求保护其他实施例。