公开(公告)号：US20110095428A1

公开(公告)日：2011-04-28

申请号：US12983552

申请日：2011-01-03

申请人： Paul S. Andry ,  John M. Cotte ,  John Ulrich Knickerbocker ,  Cornelia K. Tsang

发明人： Paul S. Andry ,  John M. Cotte ,  John Ulrich Knickerbocker ,  Cornelia K. Tsang

IPC分类号： H01L23/52

CPC分类号： H01L21/76898 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L24/80 ,  H01L24/94 ,  H01L2224/0401 ,  H01L2224/0557 ,  H01L2224/13025 ,  H01L2224/16 ,  H01L2224/94 ,  H01L2924/0002 ,  H01L2924/01006 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01072 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/10253 ,  H01L2924/1461 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/30105 ,  H01L2924/30107 ,  H01L2224/11 ,  H01L2924/00 ,  H01L2224/05552

摘要： A semiconductor structure includes: at least one silicon surface wherein the surface can be a substrate, wafer or other device. The structure further includes at least one electronic circuit formed on each side of the at least one surface; and at least one conductive high aspect ratio through silicon via running through the at least one surface. Each through silicon via is fabricated from at least one etch step and includes: at least one thermal oxide dielectric for coating at least some of a sidewall of the through silicon via for a later etch stop in fabrication of the through silicon via.

摘要翻译： 半导体结构包括：至少一个硅表面，其中该表面可以是衬底，晶片或其它器件。 该结构还包括形成在至少一个表面的每一侧上的至少一个电子电路; 以及通过硅穿过所述至少一个表面的至少一个导电高宽比。 每个通过硅通孔由至少一个蚀刻步骤制造，并且包括：至少一个热氧化物电介质，用于涂覆通孔硅通孔的侧壁中的至少一些，用于随后的通孔硅制造中的蚀刻停止。

公开(公告)号：US07888786B2

公开(公告)日：2011-02-15

申请号：US11735155

申请日：2007-04-13

申请人： Paul S. Andry ,  Evan G. Colgan ,  Lawrence S. Mok ,  Chirag S. Patel ,  David E. Seeger

发明人： Paul S. Andry ,  Evan G. Colgan ,  Lawrence S. Mok ,  Chirag S. Patel ,  David E. Seeger

IPC分类号： H01L23/473 ,  H01L23/52

CPC分类号： H01L23/473 ,  H01L25/0657 ,  H01L2224/16225 ,  H01L2224/32245 ,  H01L2224/73253 ,  H01L2225/06517 ,  H01L2225/06589 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/01019 ,  H01L2924/15311 ,  H01L2224/0401

摘要： Apparatus and methods are provided for integrating microchannel cooling modules within high-density electronic modules (e.g., chip packages, system-on-a-package modules, etc.,) comprising multiple high-performance IC chips. Electronic modules are designed such that high-performance (high power) IC chips are disposed in close proximity to the integrated cooling module (or cooling plate) for effective heat extraction. Moreover, electronic modules which comprise large surface area silicon carriers with multiple chips face mounted thereon are designed such that integrated silicon cooling modules are rigidly bonded to the back surfaces of such chips to increase the structural integrity of the silicon carriers.

摘要翻译： 提供了用于将微通道冷却模块集成在包括多个高性能IC芯片的高密度电子模块（例如，芯片封装，系统级封装模块等）中的装置和方法。 电子模块被设计成使得高性能（大功率）IC芯片被布置成靠近集成冷却模块（或冷却板）以有效地提取热量。 此外，包括具有多个芯片面的大表面积硅载体的电子模块被设计成使得集成的硅冷却模块刚性地结合到这种芯片的背面以增加硅载体的结构完整性。

公开(公告)号：US07719079B2

公开(公告)日：2010-05-18

申请号：US11624436

申请日：2007-01-18

申请人： Paul S. Andry ,  Chirag S. Patel

发明人： Paul S. Andry ,  Chirag S. Patel

IPC分类号： H01L29/00 ,  H01L23/48

CPC分类号： H01L23/50 ,  H01G4/236 ,  H01G4/33 ,  H01L21/486 ,  H01L23/49827 ,  H01L28/91 ,  H01L2924/0002 ,  H01L2924/00

摘要： A chip carrier substrate includes a capacitor aperture and a laterally separated via aperture, each located within a substrate. The capacitor aperture is formed with a narrower linewidth and shallower depth than the via aperture incident to a microloading effect within a plasma etch method that is used for simultaneously etching the capacitor aperture and the via aperture within the substrate. Subsequently a capacitor is formed and located within the capacitor aperture and a via is formed and located within the via apertures. Various combinations of a first capacitor plate layer, a capacitor dielectric layer and a second capacitor plate layer may be contiguous with respect to the capacitor aperture and the via aperture.

摘要翻译： 芯片载体衬底包括电容器孔和横向分离的通孔，每个位于衬底内。 在用于同时蚀刻电容器孔径和衬底内的通孔孔径的等离子体蚀刻方法中，电容器孔径形成为比入射到微负载效应的通孔孔更窄的线宽和更浅的深度。 随后形成电容器并且位于电容器孔内并形成通孔并且位于通孔内。 第一电容器板层，电容器电介质层和第二电容器板层的各种组合可以相对于电容器孔径和通孔孔连续。

公开(公告)号：US20100013073A1

公开(公告)日：2010-01-21

申请号：US12543827

申请日：2009-08-19

申请人： Paul S. Andry ,  John M. Cotte ,  John U. Knickerbocker ,  Cornelia K. Tsang

发明人： Paul S. Andry ,  John M. Cotte ,  John U. Knickerbocker ,  Cornelia K. Tsang

IPC分类号： H01L23/52

CPC分类号： H01L21/6835 ,  H01L23/147 ,  H01L23/49827 ,  H01L23/49833 ,  H01L23/50 ,  H01L24/81 ,  H01L25/0655 ,  H01L25/0657 ,  H01L2221/68345 ,  H01L2224/16225 ,  H01L2224/81801 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/01019 ,  H01L2924/01077 ,  H01L2924/01079 ,  H01L2924/10253 ,  H01L2924/14 ,  H01L2924/15174 ,  H01L2924/15311 ,  H01L2924/19011 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/3025 ,  H01L2924/00 ,  H01L2224/0401

摘要： Apparatus and methods are provided for high density packaging of semiconductor chips using silicon space transformer chip level package structures, which allow high density chip interconnection and/or integration of multiple chips or chip stacks high I/O interconnection and heterogeneous chip or function integration.

摘要翻译： 提供了用于使用硅空间变压器芯片级封装结构的半导体芯片的高密度封装的装置和方法，其允许高密度芯片互连和/或多个芯片或芯片堆叠的高I / O互连和异构芯片或功能集成。

公开(公告)号：US20090311828A1

公开(公告)日：2009-12-17

申请号：US12538223

申请日：2009-08-10

申请人： Paul S. Andry ,  John M. Cotte ,  John U. Knickerbocker ,  Cornelia K. Tsang

发明人： Paul S. Andry ,  John M. Cotte ,  John U. Knickerbocker ,  Cornelia K. Tsang

IPC分类号： H01L21/768 ,  H01L21/50

CPC分类号： H01L21/6835 ,  H01L23/147 ,  H01L23/49827 ,  H01L23/49833 ,  H01L23/50 ,  H01L24/81 ,  H01L25/0655 ,  H01L25/0657 ,  H01L2221/68345 ,  H01L2224/16225 ,  H01L2224/81801 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/01019 ,  H01L2924/01077 ,  H01L2924/01079 ,  H01L2924/10253 ,  H01L2924/14 ,  H01L2924/15174 ,  H01L2924/15311 ,  H01L2924/19011 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/3025 ,  H01L2924/00 ,  H01L2224/0401

摘要： Apparatus and methods are provided for high density packaging of semiconductor chips using silicon space transformer chip level package structures, which allow high density chip interconnection and/or integration of multiple chips or chip stacks high I/O interconnection and heterogeneous chip or function integration.

摘要翻译： 提供了用于使用硅空间变压器芯片级封装结构的半导体芯片的高密度封装的装置和方法，其允许高密度芯片互连和/或多个芯片或芯片堆叠的高I / O互连和异构芯片或功能集成。

公开(公告)号：US20080290525A1

公开(公告)日：2008-11-27

申请号：US11751105

申请日：2007-05-21

申请人： Brent A. Anderson ,  Paul S. Andry ,  Edmund J. Sprogis ,  Cornelia K. Tsang

发明人： Brent A. Anderson ,  Paul S. Andry ,  Edmund J. Sprogis ,  Cornelia K. Tsang

IPC分类号： H01L23/482 ,  H01L21/4763

CPC分类号： H01L21/486 ,  H01L21/6835 ,  H01L21/76898 ,  H01L21/84 ,  H01L23/147 ,  H01L23/49827 ,  H01L24/13 ,  H01L24/16 ,  H01L24/81 ,  H01L24/94 ,  H01L25/0657 ,  H01L2221/68368 ,  H01L2221/68372 ,  H01L2224/0231 ,  H01L2224/02313 ,  H01L2224/02372 ,  H01L2224/0401 ,  H01L2224/13025 ,  H01L2224/16146 ,  H01L2224/81005 ,  H01L2224/81801 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/01019 ,  H01L2924/09701 ,  H01L2924/10253 ,  H01L2924/12044 ,  H01L2924/19041 ,  H01L2924/19043

摘要： A silicon-on-insulator (SOI) structure is provided for forming through vias in a silicon wafer carrier structure without backside lithography. The SOI structure includes the silicon wafer carrier structure bonded to a silicon substrate structure with a layer of buried oxide and a layer of nitride lo separating these silicon structures. Vias are formed in the silicon carrier structure and through the oxide layer to the nitride layer and the walls of the via are passivated. The vias are filled with a filler material of either polysilicon or a conductive material. The substrate structure is then etched back to the nitride layer and the nitride layer is etched back to the filler material. Where the filler material is polysilicon, the polysilicon is etched away forming an open via to the top surface of the carrier wafer structure. The via is then backfilled with conductive material.

摘要翻译： 提供绝缘体上硅（SOI）结构，用于在硅晶片载体结构中形成通孔，而无需背面光刻。 SOI结构包括与硅衬底结构结合的硅晶片载体结构，其具有掩埋氧化物层和分离这些硅结构的氮化物层。 在硅载体结构中形成通孔，并且通过氧化物层到达氮化物层，并且通孔的壁被钝化。 通孔填充有多晶硅或导电材料的填充材料。 然后将衬底结构回蚀刻到氮化物层，氮化物层被回蚀刻到填充材料上。 当填充材料是多晶硅时，多晶硅被蚀刻掉，形成开口通孔到载体晶片结构的顶表面。 然后通孔用导电材料回填。

公开(公告)号：US20120279287A1

公开(公告)日：2012-11-08

申请号：US13101253

申请日：2011-05-05

申请人： Paul S. Andry ,  Bing Dang ,  Steven L. Wright

发明人： Paul S. Andry ,  Bing Dang ,  Steven L. Wright

IPC分类号： G01B5/28 ,  B05D5/00 ,  C23F1/00

CPC分类号： G01B5/28 ,  B81B2201/12 ,  B81C3/001 ,  B81C2201/0194 ,  G01Q40/02 ,  G01Q70/14 ,  G01Q70/16 ,  G01R1/067 ,  G01R1/06738 ,  G01R1/07378 ,  G01R3/00 ,  G03F7/00

摘要： Transferable probe tips including a metallic probe, a delamination layer covering a portion of the metallic probe, and a bonding alloy, wherein the bonding alloy contacts the metallic probe at a portion of the probe that is not covered by the delamination layer are provided herein. Also, techniques for creating a transferable probe tip are provided, including etching a handler substrate to form one or more via arrays, depositing a delamination layer in each via array, depositing one or more metals in each via array to form a probe tip structure, and depositing a bonding alloy on a portion of the probe tip structure that is not covered by the delamination layer. Additionally, techniques for transferring transferable probe tips are provided, including removing a handler substrate from a probe tip structure, and transferring the probe tip structure via flip-chip joining the probe tip structure to a target probe head substrate.

摘要翻译： 本发明提供了包括金属探针，覆盖金属探针的一部分的分层和可接合的探针尖端，以及接合合金，其中接合合金在探针的未被分层的覆盖部分处接触金属探针。 此外，提供了用于产生可转移探针尖端的技术，包括蚀刻处理器衬底以形成一个或多个通孔阵列，在每个通孔阵列中沉积分层，在每个通孔阵列中沉积一个或多个金属以形成探针尖端结构， 以及在未被分层层覆盖的探针尖端结构的一部分上沉积接合合金。 此外，提供了用于传送可转移的探针尖端的技术，包括从探针尖端结构去除处理器基底，以及通过将探针尖端结构连接到目标探针头基底的倒装芯片来传送探针尖端结构。

公开(公告)号：US08198734B2

公开(公告)日：2012-06-12

申请号：US12550494

申请日：2009-08-31

申请人： Brent A. Anderson ,  Paul S. Andry ,  Edmund J. Sprogis ,  Cornelia K. Tsang

发明人： Brent A. Anderson ,  Paul S. Andry ,  Edmund J. Sprogis ,  Cornelia K. Tsang

IPC分类号： H01L27/12 ,  H01L29/40 ,  H01L23/48 ,  H01L23/52

CPC分类号： H01L21/486 ,  H01L21/6835 ,  H01L21/76898 ,  H01L21/84 ,  H01L23/147 ,  H01L23/49827 ,  H01L24/13 ,  H01L24/16 ,  H01L24/81 ,  H01L24/94 ,  H01L25/0657 ,  H01L2221/68368 ,  H01L2221/68372 ,  H01L2224/0231 ,  H01L2224/02313 ,  H01L2224/02372 ,  H01L2224/0401 ,  H01L2224/13025 ,  H01L2224/16146 ,  H01L2224/81005 ,  H01L2224/81801 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/01019 ,  H01L2924/09701 ,  H01L2924/10253 ,  H01L2924/12044 ,  H01L2924/19041 ,  H01L2924/19043

摘要： A silicon-on-insulator (SOI) structure is provided for forming through vias in a silicon wafer carrier structure without backside lithography. The SOI structure includes the silicon wafer carrier structure bonded to a silicon substrate structure with a layer of buried oxide and a layer of nitride separating these silicon structures. Vias are formed in the silicon carrier structure and through the oxide layer to the nitride layer and the walls of the via are passivated. The vias are filled with a filler material of either polysilicon or a conductive material. The substrate structure is then etched back to the nitride layer and the nitride layer is etched back to the filler material. Where the filler material is polysilicon, the polysilicon is etched away forming an open via to the top surface of the carrier wafer structure. The via is then backfilled with conductive material.

摘要翻译： 提供绝缘体上硅（SOI）结构，用于在硅晶片载体结构中形成通孔，而无需背面光刻。 SOI结构包括用一层掩埋氧化物结合到硅衬底结构的硅晶片载体结构和分离这些硅结构的氮化物层。 在硅载体结构中形成通孔，并且通过氧化物层到达氮化物层，并且通孔的壁被钝化。 通孔填充有多晶硅或导电材料的填充材料。 然后将衬底结构回蚀刻到氮化物层，氮化物层被回蚀刻到填充材料上。 当填充材料是多晶硅时，多晶硅被蚀刻掉，形成开口通孔到载体晶片结构的顶表面。 然后通孔用导电材料回填。

公开(公告)号：US20120091585A1

公开(公告)日：2012-04-19

申请号：US13312456

申请日：2011-12-06

申请人： Leena P. Buchwalter ,  Paul S. Andry ,  Matthew J. Farinelli ,  Sherif A. Goma ,  Raymond R. Horton ,  Edmund J. Sprogis

发明人： Leena P. Buchwalter ,  Paul S. Andry ,  Matthew J. Farinelli ,  Sherif A. Goma ,  Raymond R. Horton ,  Edmund J. Sprogis

IPC分类号： H01L23/498 ,  H01L23/485

CPC分类号： H01L21/67092 ,  H01L21/67132 ,  H01L21/6835 ,  H01L21/6836 ,  H01L2221/68318 ,  H01L2221/68327 ,  H01L2221/68354 ,  H01L2224/11003 ,  H01L2224/16 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/10253 ,  Y10S414/139 ,  H01L2924/00 ,  H01L2224/0401

摘要： A laser release and glass chip removal process for a integrated circuit module avoiding carrier edge cracking is provided.

摘要翻译： 提供了用于避免载波边缘破裂的集成电路模块的激光释放和玻璃切屑去除工艺。

公开(公告)号：US08080876B2

公开(公告)日：2011-12-20

申请号：US12147466

申请日：2008-06-26

申请人： Paul S. Andry ,  John U. Knickerbocker ,  Michelle L. Steen ,  Cornelia K. Tsang

发明人： Paul S. Andry ,  John U. Knickerbocker ,  Michelle L. Steen ,  Cornelia K. Tsang

IPC分类号： H01L23/538

CPC分类号： H01L23/49827 ,  H01L21/486 ,  H01L21/76898 ,  H01L23/147 ,  H01L2924/0002 ,  H01L2924/00

摘要： A process and structure for enabling the creation of reliable electrical through-via connections in a semiconductor substrate and a process for filling vias. Problems associated with under etch, over etch and flaring of deep Si RIE etched through-vias are mitigated, thereby vastly improving the integrity of the insulation and metallization layers used to convert the through-vias into highly conductive pathways across the Si wafer thickness. By using an insulating collar structure in the substrate in one case and by filling the via in accordance with the invention in another case, whole wafer yield of electrically conductive through vias is greatly enhanced.

摘要翻译： 一种用于在半导体衬底中创建可靠的电通孔连接的工艺和结构以及用于填充过孔的工艺。 与深蚀刻Si RIE蚀刻通孔相切的蚀刻，过蚀刻和扩散相关的问题得到缓解，从而大大提高了用于将通孔转换成穿过Si晶片厚度的高导电通路的绝缘层和金属化层的完整性。 通过在一种情况下通过在衬底中使用绝缘套环结构，并且在另一种情况下通过填充根据本发明的通孔，大大增强了导电通孔的整个晶片产量。