公开(公告)号：US20090152669A1

公开(公告)日：2009-06-18

申请号：US11957737

申请日：2007-12-17

申请人： Lei Xue ,  Aimin Xing ,  Chih-Yuh Yang ,  Angela Hui ,  Chungho Lee

发明人： Lei Xue ,  Aimin Xing ,  Chih-Yuh Yang ,  Angela Hui ,  Chungho Lee

IPC分类号： H01L21/762 ,  H01L23/58

CPC分类号： H01L21/76224 ,  H01L27/10885

摘要： Memory devices having improved BVdss characteristics and methods of making the memory devices are provided. The memory devices contain bitline dielectrics on bitlines of a semiconductor substrate; first spacers adjacent the side surfaces of the bitline dielectrics and on the upper surface of the semiconductor substrate; a trench in the semiconductor substrate between the first spacers; and second spacers adjacent the side surfaces of the trench. By containing the trench and the first and second spacers between the bitlines, the memory device can improve the electrical isolation between the bitlines, thereby preventing and/or mitigating bitline-to-bitline current leakage and increasing BVdss.

摘要翻译： 提供了具有改进的BVdss特性的存储器件和制造存储器件的方法。 存储器件在半导体衬底的位线上包含位线电介质; 邻近所述位线电介质的侧表面并在所述半导体衬底的上表面上的第一间隔物; 在所述第一间隔物之间​​的所述半导体衬底中的沟槽; 以及邻近沟槽的侧表面的第二间隔件。 通过在位线之间容纳沟槽和第一和第二间隔物，存储器件可以改善位线之间的电隔离，从而防止和/或减轻位线到位线的电流泄漏并增加BVdss。

公开(公告)号：US20070215932A1

公开(公告)日：2007-09-20

申请号：US11277008

申请日：2006-03-20

申请人： Meng Ding ,  Lei Xue ,  Mark Randolph ,  Robert Ogle, Jr. ,  Chi Chang

发明人： Meng Ding ,  Lei Xue ,  Mark Randolph ,  Robert Ogle, Jr. ,  Chi Chang

IPC分类号： H01L29/788

CPC分类号： H01L21/28282 ,  H01L27/115 ,  H01L27/11568 ,  H01L29/513 ,  H01L29/7923

摘要： A memory cell system including providing a substrate, forming a charge-storing stack having silicon-rich nitride on the substrate, and forming a gate on the charge-storing stack.

摘要翻译： 一种存储单元系统，包括提供衬底，在衬底上形成具有富含硅的氮化物的电荷存储堆叠，并在电荷存储堆上形成栅极。

公开(公告)号：US09153596B2

公开(公告)日：2015-10-06

申请号：US12390550

申请日：2009-02-23

申请人： Gulzar A. Kathawala ,  Zhizheng Liu ,  Kuo Tung Chang ,  Lei Xue

发明人： Gulzar A. Kathawala ,  Zhizheng Liu ,  Kuo Tung Chang ,  Lei Xue

IPC分类号： H01L27/115 ,  G11C16/10 ,  G11C16/34

CPC分类号： H01L27/11568 ,  G11C16/10 ,  G11C16/3418 ,  H01L27/11521 ,  H01L27/11551 ,  H01L27/11578

摘要： Semiconductor devices having reduced parasitic current and methods of malting the semiconductor devices are provided. Further provided are memory devices having reduced adjacent wordline disturb. The memory devices contain wordlines formed over a semiconductor substrate, wherein at least one wordline space is formed between the wordlines. Adjacent wordline disturb is reduced by implanting one or more of indium, boron, and a combination of boron and indium in the surface of the at least one wordline space.

摘要翻译： 提供具有降低的寄生电流的半导体器件和麦芽半导体器件的方法。 还提供了具有减少的相邻字线干扰的存储器件。 存储器件包含半导体衬底上形成的字线，其中在字线之间形成至少一个字线空间。 通过在至少一个字线空间的表面中注入铟，硼以及硼和铟的组合中的一种或多种来减少相邻的字线干扰。

公开(公告)号：US08652907B2

公开(公告)日：2014-02-18

申请号：US13071385

申请日：2011-03-24

申请人： Chuan Lin ,  Hidehiko Shiraiwa ,  Bradley Marc Davis ,  Lei Xue ,  Simon S. Chan ,  Kenichi Ohtsuka ,  Angela T. Hui ,  Scott Allan Bell

发明人： Chuan Lin ,  Hidehiko Shiraiwa ,  Bradley Marc Davis ,  Lei Xue ,  Simon S. Chan ,  Kenichi Ohtsuka ,  Angela T. Hui ,  Scott Allan Bell

IPC分类号： H01L21/28 ,  H01L21/8234

CPC分类号： H01L29/4916 ,  H01L21/28044 ,  H01L21/823456 ,  H01L27/11543 ,  H01L27/11546 ,  H01L29/78

摘要： A method of fabricating an integrated circuit including a first region and a second region each having different poly-silicon gate structures is provided. The method includes depositing a first poly-silicon layer over the first and the second region and depositing, within the second region, an oxide layer over the first poly-silicon layer. A second poly-silicon layer is deposited over the first poly-silicon layer and the oxide region. A portion of the second poly-silicon layer that lies over the oxide region is then stripped away.

摘要翻译： 提供一种制造集成电路的方法，该集成电路包括具有不同多晶硅栅极结构的第一区域和第二区域。 该方法包括在第一和第二区域上沉积第一多晶硅层，并在第二区域内在第一多晶硅层上沉积氧化物层。 在第一多晶硅层和氧化物区域上沉积第二多晶硅层。 然后剥离位于氧化物区域上方的第二多晶硅层的一部分。

公开(公告)号：US08598005B2

公开(公告)日：2013-12-03

申请号：US13185390

申请日：2011-07-18

申请人： Simon Siu-Sing Chan ,  Hidehiko Shiraiwa ,  Chuan Lin ,  Lei Xue ,  Kenichi Ohtsuka ,  Angela Tai Hui

发明人： Simon Siu-Sing Chan ,  Hidehiko Shiraiwa ,  Chuan Lin ,  Lei Xue ,  Kenichi Ohtsuka ,  Angela Tai Hui

IPC分类号： H01L29/772

CPC分类号： H01L29/6656 ,  H01L21/28282 ,  H01L21/823418 ,  H01L21/823462 ,  H01L21/823468 ,  H01L27/11573 ,  H01L29/6653

摘要： A method and manufacture for memory device fabrication is provided. Spacer formation and junction formation is performed on both: a memory cell region in a core section of a memory device in fabrication, and a high-voltage device region in a periphery section of the memory device in fabrication. The spacer formation and junction formation on both the memory cell region and the high-voltage device region includes performing a rapid thermal anneal. After performing the spacer formation and junction formation on both the memory cell region and the high-voltage device region, spacer formation and junction formation is performed on a low-voltage device region in the periphery section.

摘要翻译： 提供了一种用于存储器件制造的方法和制造。 在制造中的存储器件的芯部中的存储单元区域和存储器件的外围部分中的高电压器件区域两者都执行间隔物形成和结形成。 在存储单元区域和高压器件区域上的间隔物形成和结形成包括执行快速热退火。 在对存储单元区域和高压器件区域进行间隔物形成和结形成之后，在周边部分的低电压器件区域上进行间隔物形成和结形成。

公开(公告)号：US20120241871A1

公开(公告)日：2012-09-27

申请号：US13071385

申请日：2011-03-24

申请人： Chuan Lin ,  Hidehiko Shiraiwa ,  Bradley Marc Davis ,  Lei Xue ,  Simon S. Chan ,  Kenichi Ohtsuka ,  Angela T. Hui ,  Scott Allan Bell

发明人： Chuan Lin ,  Hidehiko Shiraiwa ,  Bradley Marc Davis ,  Lei Xue ,  Simon S. Chan ,  Kenichi Ohtsuka ,  Angela T. Hui ,  Scott Allan Bell

IPC分类号： H01L29/788 ,  H01L21/28

CPC分类号： H01L29/4916 ,  H01L21/28044 ,  H01L21/823456 ,  H01L27/11543 ,  H01L27/11546 ,  H01L29/78

摘要： A method of fabricating an integrated circuit including a first region and a second region each having different poly-silicon gate structures is provided. The method includes depositing a first poly-silicon layer over the first and the second region and depositing, within the second region, an oxide layer over the first poly-silicon layer. A second poly-silicon layer is deposited over the first poly-silicon layer and the oxide region. A portion of the second poly-silicon layer that lies over the oxide region is then stripped away.

摘要翻译： 提供一种制造集成电路的方法，该集成电路包括具有不同多晶硅栅极结构的第一区域和第二区域。 该方法包括在第一和第二区域上沉积第一多晶硅层，并在第二区域内在第一多晶硅层上沉积氧化物层。 在第一多晶硅层和氧化物区域上沉积第二多晶硅层。 然后剥离位于氧化物区域上方的第二多晶硅层的一部分。

公开(公告)号：US20110278660A1

公开(公告)日：2011-11-17

申请号：US13190565

申请日：2011-07-26

申请人： Ning Cheng ,  K.T. Chang ,  Hiro Kinoshita ,  Chih-Yuh Yang ,  Lei Xue ,  Chungho Lee ,  Minghao Shen ,  Angela Hui ,  Huaqiang Wu

发明人： Ning Cheng ,  K.T. Chang ,  Hiro Kinoshita ,  Chih-Yuh Yang ,  Lei Xue ,  Chungho Lee ,  Minghao Shen ,  Angela Hui ,  Huaqiang Wu

IPC分类号： H01L29/792

CPC分类号： H01L27/115 ,  H01L21/28273 ,  H01L21/28282 ,  H01L27/11521 ,  H01L27/11568 ,  H01L29/42332 ,  H01L29/42348 ,  H01L29/66825 ,  H01L29/66833 ,  H01L29/7887 ,  H01L29/7923

摘要： Memory devices having improved TPD characteristics and methods of making the memory devices are provided. The memory devices contain two or more memory cells on a semiconductor substrate and bit line openings containing a bit line dielectric between the memory cells. The memory cell contains a charge storage layer and a first poly gate. The bit line opening extends into the semiconductor substrate. By containing the bit line dielectric in the bit line openings that extend into the semiconductor substrate, the memory device can improve the electrical isolation between memory cells, thereby preventing and/or mitigating TPD.

摘要翻译： 提供了具有改善的TPD特性的存储器件和制造存储器件的方法。 存储器件在半导体衬底上包含两个或更多个存储单元，并且在存储单元之间包含位线电介质的位线开口。 存储单元包含电荷存储层和第一多晶硅栅极。 位线开口延伸到半导体衬底中。 通过将延伸到半导体衬底的位线开口中的位线电介质包含在内，存储器件可以改善存储器单元之间的电隔离，从而防止和/或减轻TPD。

公开(公告)号：US07951675B2

公开(公告)日：2011-05-31

申请号：US11957737

申请日：2007-12-17

申请人： Lei Xue ,  Aimin Xing ,  Chih-Yuh Yang ,  Angela Hui ,  Chungho Lee

发明人： Lei Xue ,  Aimin Xing ,  Chih-Yuh Yang ,  Angela Hui ,  Chungho Lee

IPC分类号： H01L21/336

CPC分类号： H01L21/76224 ,  H01L27/10885

摘要： Memory devices having improved BVdss characteristics and methods of making the memory devices are provided. The memory devices contain bitline dielectrics on bitlines of a semiconductor substrate; first spacers adjacent the side surfaces of the bitline dielectrics and on the upper surface of the semiconductor substrate; a trench in the semiconductor substrate between the first spacers; and second spacers adjacent the side surfaces of the trench. By containing the trench and the first and second spacers between the bitlines, the memory device can improve the electrical isolation between the bitlines, thereby preventing and/or mitigating bitline-to-bitline current leakage and increasing BVdss.

摘要翻译： 提供了具有改进的BVdss特性的存储器件和制造存储器件的方法。 存储器件在半导体衬底的位线上包含位线电介质; 邻近所述位线电介质的侧表面并在所述半导体衬底的上表面上的第一间隔物; 在所述第一间隔物之间​​的所述半导体衬底中的沟槽; 以及邻近沟槽的侧表面的第二间隔件。 通过在位线之间容纳沟槽和第一和第二间隔物，存储器件可以改善位线之间的电隔离，从而防止和/或减轻位线到位线的电流泄漏并增加BVdss。

公开(公告)号：US20080150029A1

公开(公告)日：2008-06-26

申请号：US11614815

申请日：2006-12-21

申请人： Wei Zheng ,  Lei Xue ,  Kuo-Tung Chang

发明人： Wei Zheng ,  Lei Xue ,  Kuo-Tung Chang

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L27/11568 ,  H01L27/115 ,  H01L29/66833 ,  H01L29/7851

摘要： A method for manufacturing a memory system is provided including forming a charge-storage layer on a first insulator layer including insulating the charge-storage layer from a vertical fin, forming a second insulator layer from the charge-storage layer, and forming a gate over the second insulator includes forming a fin field effect transistor.

摘要翻译： 提供了一种用于制造存储器系统的方法，包括在第一绝缘体层上形成电荷存储层，该第一绝缘体层包括从垂直鳍状物绝缘电荷存储层，从电荷存储层形成第二绝缘体层，并形成栅极 第二绝缘体包括形成鳍状场效应晶体管。