公开(公告)号：US07767570B2

公开(公告)日：2010-08-03

申请号：US11457032

申请日：2006-07-12

申请人： Kuei Shun Chen ,  Chin-Hsiang Lin ,  Vencent Chang ,  Lawrence Lin ,  Lai Chien Wen ,  Jhun Hua Chen

发明人： Kuei Shun Chen ,  Chin-Hsiang Lin ,  Vencent Chang ,  Lawrence Lin ,  Lai Chien Wen ,  Jhun Hua Chen

IPC分类号： H01L21/00

CPC分类号： H01L21/76811 ,  H01L21/76807 ,  H01L21/76813 ,  H01L21/7684 ,  H01L23/522 ,  H01L23/5226 ,  H01L2924/0002 ,  H01L2924/00

摘要： A method of making an integrated circuit includes providing a low-k dielectric layer on a substrate, the low-k dielectric layer including or adjacent to a plurality of conductive features; patterning the low-k dielectric layer to form trenches; patterning the low-k dielectric layer to form conductive vias and dummy vias, wherein each of the conductive vias is aligned with at least one of the plurality of the conductive features and at least one of the trenches, and each of the dummy vias is a distance above the plurality of conductive features; filling the trenches, conductive vias, and dummy vias using one or more conductive materials; and planarizing the conductive material(s).

摘要翻译： 制造集成电路的方法包括在衬底上提供低k电介质层，低k电介质层包括或邻近多个导电特征; 图案化低k电介质层以形成沟槽; 图案化低k电介质层以形成导电通孔和虚拟通孔，其中每个导电通孔与多个导电特征和至少一个沟槽中的至少一个对准，并且每个虚拟通孔为 在多个导电特征之上的距离; 使用一种或多种导电材料填充沟槽，导电通孔和虚拟通孔; 并平坦化导电材料。

公开(公告)号：US07642101B2

公开(公告)日：2010-01-05

申请号：US11567055

申请日：2006-12-05

申请人： George Liu ,  Vencent Chang ,  Chin-Hsiang Lin ,  Kuei Shun Chen ,  Norman Chen

发明人： George Liu ,  Vencent Chang ,  Chin-Hsiang Lin ,  Kuei Shun Chen ,  Norman Chen

IPC分类号： H01L21/66 ,  G01R31/26

CPC分类号： H01L23/544 ,  G03F7/70625 ,  G03F7/70641 ,  H01L22/34 ,  H01L2924/0002 ,  H01L2924/00

摘要： A semiconductor device is fabricated to include one or more sets of calibration patterns used to measure line pitch and line focus.

摘要翻译： 制造半导体器件以包括用于测量线间距和线焦点的一组或多组校准图案。

公开(公告)号：US20090053899A1

公开(公告)日：2009-02-26

申请号：US11841485

申请日：2007-08-20

申请人： George Liu ,  Kuei Shun Chen ,  Vencent Chang ,  Shang-Wen Chang

发明人： George Liu ,  Kuei Shun Chen ,  Vencent Chang ,  Shang-Wen Chang

IPC分类号： H01L21/311 ,  G03C5/00

CPC分类号： H01L21/32139 ,  G03F7/091 ,  G03F7/095 ,  H01L21/0273 ,  Y10S438/952

摘要： Provided is a method of fabricating a semiconductor device. The method includes providing a substrate, forming a photo acid generator (PAG) layer on the substrate, exposing the PAG layer to radiation, and forming a photoresist layer on the exposed PAG layer. The exposed PAG layer generates an acid. The acid decomposes a portion of the formed photoresist layer. In one embodiment, the PAG layer includes organic BARC. The decomposed portion of the photoresist layer may be used as a masking element.

摘要翻译： 提供一种制造半导体器件的方法。 该方法包括提供衬底，在衬底上形成光酸产生剂（PAG）层，将PAG层暴露于辐射，以及在曝光的PAG层上形成光致抗蚀剂层。 暴露的PAG层产生酸。 酸分解形成的光致抗蚀剂层的一部分。 在一个实施例中，PAG层包括有机BARC。 光致抗蚀剂层的分解部分可以用作掩模元件。

公开(公告)号：US07387969B2

公开(公告)日：2008-06-17

申请号：US11084495

申请日：2005-03-18

申请人： George Liu ,  Vencent Chang ,  Norman Chen ,  Yao-Ching Ku ,  Chin-Hsiang Lin ,  Kuei Shun Chen

发明人： George Liu ,  Vencent Chang ,  Norman Chen ,  Yao-Ching Ku ,  Chin-Hsiang Lin ,  Kuei Shun Chen

IPC分类号： H01L21/302

CPC分类号： H01L21/31144 ,  G03F7/11 ,  H01L21/0274 ,  H01L21/0332 ,  H01L21/76807

摘要： A patterned hardmask and method for forming the same, the method including providing a substrate comprising an overlying resist sensitive to activating radiation; forming an overlying hardmask insensitive to the activating radiation; exposing the resist through the hardmask to the activating radiation; baking the resist and the hardmask; and, developing the hardmask and resist to form a patterned resist and patterned hardmask.

摘要翻译： 一种图案化硬掩模及其形成方法，所述方法包括提供包含对活化辐射敏感的上覆抗蚀剂的基底; 形成对激活辐射不敏感的上覆硬掩模; 将抗蚀剂通过硬掩模暴露于活化辐射; 烘烤抗蚀剂和硬掩模; 并开发硬掩模和抗蚀剂以形成图案化的抗蚀剂和图案化的硬掩模。

公开(公告)号：US20080128924A1

公开(公告)日：2008-06-05

申请号：US11567055

申请日：2006-12-05

申请人： George Liu ,  Vencent Chang ,  Chin-Hsiang Lin ,  Kuei Shun Chen ,  Norman Chen

发明人： George Liu ,  Vencent Chang ,  Chin-Hsiang Lin ,  Kuei Shun Chen ,  Norman Chen

IPC分类号： H01L23/544 ,  H01L21/66 ,  G03F7/20

CPC分类号： H01L23/544 ,  G03F7/70625 ,  G03F7/70641 ,  H01L22/34 ,  H01L2924/0002 ,  H01L2924/00

摘要： A semiconductor device is fabricated to include one or more sets of calibration patterns used to measure line pitch and line focus.

摘要翻译： 制造半导体器件以包括用于测量线间距和线焦点的一组或多组校准图案。

公开(公告)号：US09059001B2

公开(公告)日：2015-06-16

申请号：US13399502

申请日：2012-02-17

申请人： Chia-Chu Liu ,  Minchang Liang ,  Mu-Chi Chiang ,  Kuei Shun Chen

发明人： Chia-Chu Liu ,  Minchang Liang ,  Mu-Chi Chiang ,  Kuei Shun Chen

IPC分类号： H01L21/311 ,  H01L21/033 ,  H01L21/28 ,  H01L21/308 ,  H01L21/3213 ,  H01L29/66 ,  H01L29/78 ,  H01L27/108

CPC分类号： H01L21/0337 ,  H01L21/28132 ,  H01L21/3086 ,  H01L21/32139 ,  H01L27/10826 ,  H01L29/42376 ,  H01L29/517 ,  H01L29/66795 ,  H01L29/78 ,  H01L29/785

摘要： A method of fabricating a semiconductor device includes forming a plurality of line element on a provided substrate. The plurality of line elements includes a first line element having a first region having a first width and a biased region having a second width. The second width different than the first width. Spacer elements are then formed abutting sidewalls of each of the plurality of line elements including the biased region where the spacer elements may be shifted. After forming the spacer elements, the plurality of line elements from the substrate are removed from the substrate. An underlying layer is etched using the spacer elements after removing the plurality of line elements.

摘要翻译： 制造半导体器件的方法包括在所提供的衬底上形成多个线元件。 多个线路元件包括具有第一宽度的第一区域和具有第二宽度的偏置区域的第一线路元件。 第二个宽度不同于第一个宽度。 然后形成间隔元件邻接的多个线元件中的每一个的侧壁，包括间隔元件可偏移的偏置区域。 在形成间隔元件之后，从衬底移除多个线状元件。 在去除多个线元件之后，使用间隔元件蚀刻下层。

公开(公告)号：US08872339B2

公开(公告)日：2014-10-28

申请号：US13370828

申请日：2012-02-10

申请人： Chia-Chu Liu ,  Yi-Shien Mor ,  Kuei Shun Chen ,  Yu Lun Liu ,  Han-Hsun Chang ,  Shiao-Chian Yeh

发明人： Chia-Chu Liu ,  Yi-Shien Mor ,  Kuei Shun Chen ,  Yu Lun Liu ,  Han-Hsun Chang ,  Shiao-Chian Yeh

IPC分类号： H01L23/482 ,  H01L23/485 ,  H01L21/02

CPC分类号： H01L21/76879 ,  H01L21/32139 ,  H01L21/76802 ,  H01L21/76885 ,  H01L27/0629 ,  H01L2924/0002

摘要： A structure includes a substrate, a first supporting member over the substrate, a second supporting member over the substrate, and a layer of material over the substrate and covering the first supporting member and the second supporting member. The first supporting member has a first width, and the second supporting member has a second width. The first supporting member and the second supporting member are separated by a gap region. The first width is at least 10 times the second width, and a gap width of the gap region ranges from 5 to 30 times the second width.

摘要翻译： 一种结构包括基底，在基底上方的第一支撑构件，在基底上方的第二支撑构件，以及在基底上方的覆盖第一支撑构件和第二支撑构件的材料层。 第一支撑构件具有第一宽度，并且第二支撑构件具有第二宽度。 第一支撑构件和第二支撑构件由间隙区域分开。 第一宽度为第二宽度的至少10倍，间隙区域的间隙宽度为第二宽度的5至30倍。

公开(公告)号：US08716139B2

公开(公告)日：2014-05-06

申请号：US13409863

申请日：2012-03-01

申请人： George Liu ,  Kuei Shun Chen ,  Meng Wei Chen

发明人： George Liu ,  Kuei Shun Chen ,  Meng Wei Chen

IPC分类号： H01L21/32 ,  G03F7/00

CPC分类号： H01L21/0332

摘要： A method of patterning a semiconductor device including dividing a layout into more than one pattern. The method further includes depositing a film stack on a semiconductor substrate, depositing a hard mask on the film stack, and depositing a first photoresist on the hard mask. The method further includes patterning the first photoresist using a first pattern of the more than one pattern. The method further includes etching the hard mask to transfer a design of the first pattern of the more than one pattern to the hard mask. The method further includes depositing a second photoresist over the etched hard mask and patterning the second photoresist using a second pattern of the more than one pattern. The method further includes etching portions of the film stack exposed by a combination of the etched hard mask and the second photoresist.

摘要翻译： 一种图案化半导体器件的方法，包括将布局分为多于一种图案。 该方法还包括在半导体衬底上沉积薄膜叠层，在薄膜叠层上沉积硬掩模，以及在硬掩模上沉积第一光致抗蚀剂。 该方法还包括使用多于一种图案的第一图案来图案化第一光致抗蚀剂。 该方法还包括蚀刻硬掩模以将多于一种图案的第一图案的设计转移到硬掩模。 该方法还包括在蚀刻的硬掩模上沉积第二光致抗蚀剂并使用多于一种图案的第二图案来图案化第二光致抗蚀剂。 该方法还包括蚀刻通过蚀刻的硬掩模和第二光致抗蚀剂的组合暴露的膜堆的部分。

公开(公告)号：US20130193564A1

公开(公告)日：2013-08-01

申请号：US13364069

申请日：2012-02-01

申请人： George Liu ,  Kuei Shun Chen

发明人： George Liu ,  Kuei Shun Chen

IPC分类号： H01L21/312 ,  G03B27/54 ,  H01L23/544

CPC分类号： H01L21/0274

摘要： A method of forming a semiconductor structure includes forming a photoresist layer over a substrate. The photoresist layer includes a first material removable by a removal process. The first material at a guard band portion of the photoresist layer along an edge portion of the photoresist layer is converted to a second material. The second material is not removable by the removal process. Also, the first material at the edge portion of the photoresist layer is not converted to the second material. The guard band portion is farther from a periphery of the substrate than the edge portion. The removal process is performed to remove the first material after the conversion of the guard band portion.

摘要翻译： 形成半导体结构的方法包括在衬底上形成光致抗蚀剂层。 光致抗蚀剂层包括通过去除工艺可除去的第一材料。 沿着光致抗蚀剂层的边缘部分的光致抗蚀剂层的保护带部分处的第一材料被转化为第二材料。 第二种材料不能通过去除过程去除。 此外，光致抗蚀剂层的边缘部分处的第一材料不转化为第二材料。 保护带部分比边缘部分离基板的周边更远。 执行去除处理以在保护带部分转换之后去除第一材料。

公开(公告)号：US08472005B2

公开(公告)日：2013-06-25

申请号：US11677693

申请日：2007-02-22

申请人： George Liu ,  Kuei Shun Chen ,  Norman Chen ,  Vencent Chang ,  Chin-Hsiang Lin

发明人： George Liu ,  Kuei Shun Chen ,  Norman Chen ,  Vencent Chang ,  Chin-Hsiang Lin

IPC分类号： G03B27/54

CPC分类号： G03F7/70425 ,  G03F7/701

摘要： System and method for enhancing optical lithography methodology for hole patterning in semiconductor fabrication are described. In one embodiment, a photolithography system comprises an illumination system for conditioning light from a light source, the illumination system producing a three-pore illumination pattern; a reticle comprising at least a portion of a pattern to be imaged onto a substrate, wherein the three-pore illumination pattern produced by the illumination system is projected through the reticle; and a projection lens disposed between the reticle and the substrate.

摘要翻译： 描述了用于增强半导体制造中的孔图案化的光学光刻方法的系统和方法。 在一个实施例中，光刻系统包括用于调节来自光源的光的照明系统，所述照明系统产生三孔照明图案; 包括至少一部分要成像到基底上的图案的掩模版，其中由照明系统产生的三孔照明图案通过掩模版投射; 以及设置在掩模版和基板之间的投影透镜。