利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

169 条记录 (耗时 0.025 秒)

    Programmable high-resolution timing jitter injectors high-resolution timing jitter injectors
    42.
    发明授权
    Programmable high-resolution timing jitter injectors high-resolution timing jitter injectors 有权
    可编程高分辨率定时抖动注入器高分辨率定时抖动注入器

    公开(公告)号：US07348821B2

    公开(公告)日：2008-03-25

    申请号：US10946709

    申请日：2004-09-22

    申请人： Jianping Xu ,  KyeHyung Lee ,  Fabrice Paillet ,  David Rennie ,  Tanay Karnik

    发明人： Jianping Xu ,  KyeHyung Lee ,  Fabrice Paillet ,  David Rennie ,  Tanay Karnik

    IPC分类号： H03H11/26

    CPC分类号： H03K5/1504 ,  H03K5/133 ,  H03K2005/00058

    摘要： A device includes a first circuit having rows and columns of delay cells to generate delayed signals based on an input signal. The delayed signals are selectable and have a different delay from one another with respect to the input signal. The device is programmable based on a delay code. Different values of the delay code allow the device to select different delayed signals. The device may select one of the delayed signals from the first circuit for use as a timing signal in a second circuit of the device. The device may also use the delayed signals from the first circuit to evaluate a clock and data recovery circuit. In an embodiment, the circuits may be located on a single die.

    摘要翻译： 一种装置包括具有行和列的延迟单元的第一电路，以基于输入信号产生延迟信号。 延迟信号是可选择的并且相对于输入信号具有彼此不同的延迟。 该设备可以基于延迟码进行编程。 延迟码的不同值允许设备选择不同的延迟信号。 设备可以选择来自第一电路的延迟信号之一用作设备的第二电路中的定时信号。 该装置还可以使用来自第一电路的延迟信号来评估时钟和数据恢复电路。 在一个实施例中，电路可以位于单个管芯上。

    Memory cell driver circuits
    46.
    发明授权
    Memory cell driver circuits 有权
    存储单元驱动电路

    公开(公告)号：US07236410B2

    公开(公告)日：2007-06-26

    申请号：US11169106

    申请日：2005-06-27

    申请人： Gerhard Schrom ,  Fabrice Paillet ,  Tanay Karnik ,  Dinesh Somasekhar ,  Yibin Ye ,  Ali Keshavarzi ,  Muhammad M. Khellah ,  Vivek K. De

    发明人： Gerhard Schrom ,  Fabrice Paillet ,  Tanay Karnik ,  Dinesh Somasekhar ,  Yibin Ye ,  Ali Keshavarzi ,  Muhammad M. Khellah ,  Vivek K. De

    IPC分类号： G11C7/00 ,  G11C17/00 ,  G11C5/06

    CPC分类号： G11C17/18

    摘要： A system includes a pull-up circuit to program a memory cell. The pull-up circuit may include a level shifter to receive a control signal, a supply voltage, and one or more of a plurality of rail voltages, each of the plurality of rail voltages substantially equal to a respective integer multiple of the supply voltage, and to generate a second control signal, and a cascode stage. The cascode stage may include a plurality of transistors, a gate voltage of each of the plurality of transistors to be controlled at least in part by a respective one of the second control signal, the supply voltage, and at least one of the plurality of rail voltages, and an output node to provide a cell programming signal.

    摘要翻译： 系统包括用于对存储器单元进行编程的上拉电路。 上拉电路可以包括电平移位器以接收控制信号，电源电压以及多个轨道电压中的一个或多个，多个轨道电压中的每一个基本上等于电源电压的相应整数倍， 并产生第二控制信号和共源共栅级。 共源共栅级可以包括多个晶体管，多个晶体管中的每一个的栅极电压至少部分地由第二控制信号，电源电压和多个轨道中的至少一个轨道 电压和输出节点以提供单元编程信号。

    0th droop detector architecture and implementation
    47.
    发明申请
    0th droop detector architecture and implementation 有权
    第0个下垂检测器架构和实现

    公开(公告)号：US20070013414A1

    公开(公告)日：2007-01-18

    申请号：US11172250

    申请日：2005-06-30

    申请人： Fabrice Paillet ,  Tanay Karnik ,  Jianping Xu ,  Vivek De

    发明人： Fabrice Paillet ,  Tanay Karnik ,  Jianping Xu ,  Vivek De

    IPC分类号： H03K5/00

    CPC分类号： H03K19/00346

    摘要： A voltage droop detector captures the very high-frequency noise on the power grid of a load, such as a microprocessor. The droop detector includes twin circuits, one of which receives the voltage from the power grid of the load, the other of which receives a filtered voltage. A 0th droop, as well as 1st droops, 2nd droops, and so on, are captured and stored for subsequent analysis. The circuits sample the voltages frequently enough to ensure that all droop events are captured. Other embodiments are described and claimed.

    摘要翻译： 电压下降检测器捕获诸如微处理器的负载的电网上的非常高频噪声。 下垂检测器包括双电路，其中一个接收来自负载的电网的电压，另一个接收经滤波的电压。 捕获并存储第0次下垂以及1次下垂，2次下垂等，以便后续分析。 电路频繁地对电压进行采样，以确保捕获所有下垂事件。 描述和要求保护其他实施例。

    Multiphase transformer for a multiphase DC-DC converter
    48.
    发明申请
    Multiphase transformer for a multiphase DC-DC converter 有权
    多相DC-DC转换器的多相变压器

    公开(公告)号：US20070013358A1

    公开(公告)日：2007-01-18

    申请号：US11173065

    申请日：2005-06-30

    申请人： Gerhard Schrom ,  Peter Hazucha ,  Jaeseo Lee ,  Fabrice Paillet ,  Tanay Karnik ,  Vivek De

    发明人： Gerhard Schrom ,  Peter Hazucha ,  Jaeseo Lee ,  Fabrice Paillet ,  Tanay Karnik ,  Vivek De

    IPC分类号： H01F30/12

    CPC分类号： G05F1/468 ,  H02M1/14 ,  H02M7/068

    摘要： A multiphase DC-DC converter is provided that includes a multiphase transformer, the multiphase transformer including a plurality of input voltage terminals and an transformer output voltage terminal, each input voltage terminal associated with a corresponding phase. Each phase is assigned to an input voltage terminal of the plurality of input voltage terminals to minimize a ripple current at the input voltage terminals of the multiphase transformer.

    摘要翻译： 提供了一种包括多相变压器的多相DC-DC转换器，多相变压器包括多个输入电压端子和变压器输出电压端子，每个输入电压端子与相应的相位相关联。 将各相分配给多个输入电压端子的输入电压端子，以使多相变压器的输入电压端子处的纹波电流最小化。

    Oscillator delay stage with active inductor
    49.
    发明授权
    Oscillator delay stage with active inductor 失效
    具有有源电感的振荡器延迟级

    公开(公告)号：US07161439B2

    公开(公告)日：2007-01-09

    申请号：US10991976

    申请日：2004-11-18

    申请人： Fabrice Paillet ,  Tanay Karnik ,  Jianping Xu

    发明人： Fabrice Paillet ,  Tanay Karnik ,  Jianping Xu

    IPC分类号： H03B5/20

    CPC分类号： H03K3/0322 ,  H03K5/133 ,  H03K2005/00208 ,  H03L7/0995

    摘要： According to some embodiments, a circuit includes a ring oscillator delay stage. The delay stage may include a first transistor, a second transistor, and an active inductor. A gate of the first transistor may receive a first input signal, a gate of the second transistor may receive a second input signal, a source of the second transistor may be coupled to a source of the first transistor, and the active inductor may be coupled to a drain of the first transistor.

    摘要翻译： 根据一些实施例，电路包括环形振荡器延迟级。 延迟级可以包括第一晶体管，第二晶体管和有源电感器。 第一晶体管的栅极可以接收第一输入信号，第二晶体管的栅极可以接收第二输入信号，第二晶体管的源极可以耦合到第一晶体管的源极，并且有源电感器可以耦合 到第一晶体管的漏极。

    Voltage regulation using digital voltage control
    50.
    发明申请
    Voltage regulation using digital voltage control 有权
    电压调节采用数字电压控制

    公开(公告)号：US20060290547A1

    公开(公告)日：2006-12-28

    申请号：US11167978

    申请日：2005-06-27

    申请人： Peter Hazucha ,  Saravanan Rajapandian ,  Gerhard Schrom ,  Tanay Karnik ,  Vivek De

    发明人： Peter Hazucha ,  Saravanan Rajapandian ,  Gerhard Schrom ,  Tanay Karnik ,  Vivek De

    IPC分类号： H03M1/06

    CPC分类号： G05F1/56

    摘要： For one disclosed embodiment, error is sensed in a voltage at an output node. One or more analog signals are generated based on the sensed error. One or more generated analog signals are converted into one or more digital signals. The voltage at the output node is controlled in response to the one or more digital signals.

    摘要翻译： 对于一个公开的实施例，在输出节点处的电压中感测到误差。 基于感测到的误差产生一个或多个模拟信号。 一个或多个产生的模拟信号被转换成一个或多个数字信号。 响应于一个或多个数字信号来控制输出节点处的电压。