公开(公告)号：US08298875B1

公开(公告)日：2012-10-30

申请号：US13041404

申请日：2011-03-06

申请人： Zvi Or-Bach ,  Deepak C. Sekar ,  Brian Cronquist ,  Paul Lim

发明人： Zvi Or-Bach ,  Deepak C. Sekar ,  Brian Cronquist ,  Paul Lim

IPC分类号： H01L21/20

CPC分类号： H01L27/249 ,  H01L21/743 ,  H01L21/76254 ,  H01L21/845 ,  H01L27/0203 ,  H01L27/0623 ,  H01L27/0688 ,  H01L27/0694 ,  H01L27/0823 ,  H01L27/088 ,  H01L27/092 ,  H01L27/10802 ,  H01L27/10894 ,  H01L27/10897 ,  H01L27/11526 ,  H01L27/11551 ,  H01L27/11573 ,  H01L27/11578 ,  H01L27/1211 ,  H01L27/2436 ,  H01L29/4236 ,  H01L29/42392 ,  H01L29/66621 ,  H01L29/7841 ,  H01L45/04 ,  H01L45/1226 ,  H01L45/146 ,  H01L2224/16225 ,  H01L2224/73253

摘要： A method to fabricate a junction-less transistor comprising: forming at least two regions of semiconductor doping; first region with a relatively high level of dopant concentration and second region with at least 1/10 lower dopant concentration, and etching away a portion of said first region for the formation of the transistor gate.

摘要翻译： 一种制造无结型晶体管的方法，包括：形成半导体掺杂的至少两个区域; 具有相对高的掺杂剂浓度水平的第一区域和具有至少1/10较低掺杂剂浓度的第二区域，以及蚀刻掉所述第一区域的一部分以形成晶体管栅极。

公开(公告)号：US09099526B2

公开(公告)日：2015-08-04

申请号：US13251269

申请日：2011-10-02

申请人： Zvi Or-Bach ,  Deepak C. Sekar ,  Brian Cronquist

发明人： Zvi Or-Bach ,  Deepak C. Sekar ,  Brian Cronquist

IPC分类号： H01L23/02 ,  H01L21/762 ,  H01L21/683 ,  H01L21/822 ,  H01L21/84 ,  H01L23/48 ,  H01L23/498 ,  H01L23/544 ,  H01L25/065 ,  H01L27/02 ,  H01L27/06 ,  H01L27/12 ,  H01L23/36 ,  H01L23/00

CPC分类号： H01L21/76232 ,  H01L21/6835 ,  H01L21/76254 ,  H01L21/8221 ,  H01L21/84 ,  H01L21/845 ,  H01L23/36 ,  H01L23/481 ,  H01L23/49827 ,  H01L23/544 ,  H01L24/16 ,  H01L24/80 ,  H01L24/94 ,  H01L25/0657 ,  H01L27/0207 ,  H01L27/0688 ,  H01L27/1203 ,  H01L27/1211 ,  H01L2221/68368 ,  H01L2221/68381 ,  H01L2223/54426 ,  H01L2224/80006 ,  H01L2224/80009 ,  H01L2224/80047 ,  H01L2224/802 ,  H01L2224/80896 ,  H01L2224/9202 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2225/06589 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01066 ,  H01L2924/01072 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01076 ,  H01L2924/01077 ,  H01L2924/01078 ,  H01L2924/01082 ,  H01L2924/10329 ,  H01L2924/12032 ,  H01L2924/1305 ,  H01L2924/1306 ,  H01L2924/13062 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/1436 ,  H01L2924/1437 ,  H01L2924/15311 ,  H01L2924/15788 ,  H01L2924/3011 ,  H01L2924/351 ,  H01L2924/00

摘要： A device, including: an integrated circuit chip, where the integrated circuit chip includes: a first layer including a plurality of first transistors including a mono-crystal channel; at least one metal layer overlying the first layer, the at least one metal layer including aluminum or copper and providing interconnection between the first transistors; a second layer overlying the at least one metal layer, the second layer including second horizontally oriented transistors including a second mono-crystal channel; and a through the second layer via of diameter less than 150 nm, where the second horizontally oriented transistors are interconnected to form logic circuits.

摘要翻译： 一种器件，包括：集成电路芯片，其中所述集成电路芯片包括：包括多个第一晶体管的第一层，所述第一晶体管包括单晶通道; 覆盖在第一层上的至少一个金属层，所述至少一个金属层包括铝或铜并提供第一晶体管之间的互连; 覆盖所述至少一个金属层的第二层，所述第二层包括包括第二单晶通道的第二水平取向晶体管; 以及通过直径小于150nm的第二层通孔，其中第二水平取向晶体管互连以形成逻辑电路。

公开(公告)号：US08476145B2

公开(公告)日：2013-07-02

申请号：US12904119

申请日：2010-10-13

申请人： Zvi Or-Bach ,  Brian Cronquist ,  Isreal Beinglass ,  Jan Lodewijk de Jong ,  Deepak C. Sekar

发明人： Zvi Or-Bach ,  Brian Cronquist ,  Isreal Beinglass ,  Jan Lodewijk de Jong ,  Deepak C. Sekar

IPC分类号： H01L21/30

CPC分类号： H01L21/6835 ,  H01L21/823431 ,  H01L23/481 ,  H01L23/5283 ,  H01L23/544 ,  H01L27/0688 ,  H01L27/088 ,  H01L27/092 ,  H01L27/10802 ,  H01L27/10894 ,  H01L27/1108 ,  H01L27/1116 ,  H01L27/11529 ,  H01L27/11551 ,  H01L27/1157 ,  H01L27/11573 ,  H01L27/11578 ,  H01L27/2436 ,  H01L27/249 ,  H01L29/7841 ,  H01L29/785 ,  H01L29/7881 ,  H01L29/792 ,  H01L45/04 ,  H01L45/1226 ,  H01L45/146 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L2221/68381 ,  H01L2223/5442 ,  H01L2223/54426 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2924/10253 ,  H01L2924/13062 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/1461 ,  H01L2924/15311 ,  H01L2924/00

摘要： A method to fabricate a semiconductor device, including the sequence of: implanting one or more regions on a semiconductor wafer forming a doped layer; performing a first transfer of the doped layer onto a carrier; and then performing a second transfer of the doped layer from the carrier to a target wafer; and then etching said one or more regions of the doped layer to form transistors on the doped layer.

摘要翻译： 一种制造半导体器件的方法，包括以下顺序：在形成掺杂层的半导体晶片上注入一个或多个区域; 执行掺杂层到载体上的第一次转移; 然后执行掺杂层从载体到目标晶片的第二次转移; 然后蚀刻掺杂层的一个或多个区域以在掺杂层上形成晶体管。

公开(公告)号：US08461035B1

公开(公告)日：2013-06-11

申请号：US12894235

申请日：2010-09-30

申请人： Brian Cronquist ,  Isreal Beinglass ,  Jan Lodewijk de Jong ,  Deepak C. Sekar ,  Zvi Or-Bach

发明人： Brian Cronquist ,  Isreal Beinglass ,  Jan Lodewijk de Jong ,  Deepak C. Sekar ,  Zvi Or-Bach

IPC分类号： H01L21/44 ,  H01L21/82

CPC分类号： H01L21/76898 ,  H01L21/268 ,  H01L21/76254 ,  H01L21/84 ,  H01L23/481 ,  H01L24/05 ,  H01L27/0623 ,  H01L27/0688 ,  H01L27/082 ,  H01L27/088 ,  H01L27/092 ,  H01L27/1203 ,  H01L29/0673 ,  H01L29/66545 ,  H01L29/785 ,  H01L2224/0401 ,  H01L2224/16225 ,  H01L2924/12032 ,  H01L2924/1305 ,  H01L2924/1306 ,  H01L2924/13062 ,  H01L2924/13091 ,  H01L2924/15788 ,  H01L2924/16152 ,  H01L2924/351 ,  H01L2924/00

摘要： A method for fabricating a device, the method including: providing a first layer including first transistors wherein the first transistors include mono-crystalline semiconductor and first alignment marks; overlaying a second semiconductor layer over the first layer, wherein the second layer includes second transistors, the second transistors include mono-crystalline semiconductor and are configured to be memory cells, at least one of the memory cells include a floating body region configured to be charged to a level indicative of a state of the memory cell, and fabricating the second transistors includes alignment to the first alignment marks.

摘要翻译： 一种制造器件的方法，所述方法包括：提供包括第一晶体管的第一层，其中所述第一晶体管包括单晶半导体和第一对准标记; 在所述第一层上覆盖第二半导体层，其中所述第二层包括第二晶体管，所述第二晶体管包括单晶半导体，并且被配置为存储器单元，所述存储器单元中的至少一个包括配置为被充电的浮体区域 到指示存储单元的状态的电平，并且制造第二晶体管包括与第一对准标记对准。

公开(公告)号：US08373230B1

公开(公告)日：2013-02-12

申请号：US12904114

申请日：2010-10-13

申请人： Zvi Or-Bach ,  Brian Cronquist ,  Isreal Beinglass ,  Jan Lodewijk de Jong ,  Deepak C. Sekar

发明人： Zvi Or-Bach ,  Brian Cronquist ,  Isreal Beinglass ,  Jan Lodewijk de Jong ,  Deepak C. Sekar

IPC分类号： H01L27/12

CPC分类号： H01L21/76254 ,  B82Y10/00 ,  B82Y40/00 ,  H01L21/6835 ,  H01L21/84 ,  H01L23/36 ,  H01L23/481 ,  H01L23/535 ,  H01L23/544 ,  H01L27/0207 ,  H01L27/0688 ,  H01L27/088 ,  H01L27/092 ,  H01L27/10802 ,  H01L27/10894 ,  H01L27/10897 ,  H01L27/11524 ,  H01L27/11529 ,  H01L27/11551 ,  H01L27/11556 ,  H01L27/1157 ,  H01L27/11573 ,  H01L27/11578 ,  H01L27/11582 ,  H01L27/11807 ,  H01L27/1203 ,  H01L29/0669 ,  H01L29/0673 ,  H01L29/413 ,  H01L29/66795 ,  H01L29/66825 ,  H01L29/66833 ,  H01L29/7841 ,  H01L29/785 ,  H01L29/78696 ,  H01L29/7881 ,  H01L29/7889 ,  H01L29/792 ,  H01L29/7926 ,  H01L2221/68359 ,  H01L2221/68363 ,  H01L2221/68381 ,  H01L2223/5442 ,  H01L2223/54426 ,  H01L2224/73253 ,  H01L2924/0002 ,  H01L2924/00

摘要： Systems and methods are disclosed for fabricating a semiconductor device, includes implanting one or more regions on a semiconductor wafer; performing a layer transfer onto a carrier; and transferring from said carrier to a target wafer.

摘要翻译： 公开了用于制造半导体器件的系统和方法，包括在半导体晶片上注入一个或多个区域; 执行层转移到载体上; 并从所述载体转移到目标晶片。

公开(公告)号：US08557632B1

公开(公告)日：2013-10-15

申请号：US13441923

申请日：2012-04-09

申请人： Zvi Or-Bach ,  Deepak C. Sekar ,  Brian Cronquist

发明人： Zvi Or-Bach ,  Deepak C. Sekar ,  Brian Cronquist

IPC分类号： H01L21/44 ,  H01L21/48 ,  H01L21/50

CPC分类号： H01L23/481 ,  H01L21/743 ,  H01L23/34 ,  H01L23/50 ,  H01L23/544 ,  H01L27/0207 ,  H01L27/0623 ,  H01L27/0688 ,  H01L27/088 ,  H01L27/0886 ,  H01L27/10802 ,  H01L27/10894 ,  H01L27/10897 ,  H01L27/11526 ,  H01L27/11551 ,  H01L27/11573 ,  H01L27/11578 ,  H01L27/11807 ,  H01L27/2436 ,  H01L27/249 ,  H01L29/1066 ,  H01L29/66272 ,  H01L29/66704 ,  H01L29/66825 ,  H01L29/66901 ,  H01L29/732 ,  H01L29/7841 ,  H01L29/808 ,  H01L2224/16225 ,  H01L2224/73253 ,  H01L2924/12032 ,  H01L2924/1305 ,  H01L2924/13062 ,  H01L2924/13091 ,  H01L2924/1461 ,  H01L2924/16152 ,  H01L2924/00

摘要： A method to process an Integrated Circuit device including processing a first layer of first transistors, then processing a first metal layer overlaying the first transistors and providing at least one connection to the first transistors, then processing a second metal layer overlaying the first metal layer, then processing a second layer of second transistors overlaying the second metal layer, wherein the second metal layer is connected to provide power to at least one of the second transistors.

摘要翻译： 一种处理集成电路器件的方法，包括处理第一层第一晶体管，然后处理覆盖第一晶体管的第一金属层，并提供与第一晶体管的至少一个连接，然后处理覆盖第一金属层的第二金属层， 然后处理覆盖第二金属层的第二晶体管的第二层，其中第二金属层被连接以向第二晶体管中的至少一个提供功率。

公开(公告)号：US08536023B2

公开(公告)日：2013-09-17

申请号：US12951913

申请日：2010-11-22

申请人： Zvi Or-Bach ,  Deepak C. Sekar ,  Brian Cronquist

发明人： Zvi Or-Bach ,  Deepak C. Sekar ,  Brian Cronquist

IPC分类号： H01L21/78

CPC分类号： H01L21/76254 ,  H01L23/562 ,  H01L29/785 ,  H01L2224/131 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2924/10253 ,  H01L2924/13062 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/1461 ,  H01L2924/00 ,  H01L2924/014

摘要： A method of manufacturing semiconductor wafers, the method including: providing a donor wafer including a semiconductor substrate; performing a lithography step and processing the donor wafer; and performing at least two subsequent steps of layer transfer out of the donor wafer, each layer transfer step producing a transferred layer, where each of the transferred layers had been affected by the lithography step, and where each of the transferred layer includes a plurality of transistors with side gates, and where the layer transfer includes an ion-cut, the ion-cut including an ion implant thru the transistors.

摘要翻译： 一种制造半导体晶片的方法，所述方法包括：提供包括半导体衬底的施主晶片; 执行光刻步骤并处理施主晶片; 并且执行从所述施主晶片进行层传送的至少两个后续步骤，每个层转移步骤产生转移层，其中所述转移层中的每一个都受到光刻步骤的影响，并且其中每个转移层包括多个 具有侧栅的晶体管，并且其中层转移包括离子切割，离子切割包括通过晶体管的离子注入。

公开(公告)号：US20130241026A1

公开(公告)日：2013-09-19

申请号：US13423200

申请日：2012-03-17

申请人： Zvi Or-Bach ,  Deepak C. Sekar ,  Brian Cronquist

发明人： Zvi Or-Bach ,  Deepak C. Sekar ,  Brian Cronquist

IPC分类号： H01L27/04

CPC分类号： H01L21/8221 ,  H01L21/823878 ,  H01L21/84 ,  H01L21/845 ,  H01L27/0688 ,  H01L27/1203 ,  H01L27/1211 ,  H01L2224/16225 ,  H01L2224/73253

摘要： A device including a first layer of first transistors interconnected by at least one first interconnection layer, wherein the first interconnection layer includes copper or aluminum, a second layer including second transistors, the second layer overlaying the first interconnection layer, wherein the second layer is less than 2 micron thick, wherein the second layer has a coefficient of thermal expansion; and a connection path connecting at least one of the second transistors to the first interconnection layer, wherein the connection path includes at least one through-layer via, and wherein the through-layer via includes material whose co-efficient of thermal expansion is within 50 percent of the second layer coefficient of thermal expansion.

摘要翻译： 一种包括由至少一个第一互连层互连的第一层第一晶体管的器件，其中所述第一互连层包括铜或铝，包括第二晶体管的第二层，覆盖所述第一互连层的所述第二层，其中所述第二层较少 超过2微米厚，其中第二层具有热膨胀系数; 以及将所述第二晶体管中的至少一个连接到所述第一互连层的连接路径，其中所述连接路径包括至少一个贯通层通孔，并且其中所述贯穿层通孔包括热膨胀系数在50以内的材料 百分比的第二层热膨胀系数。

公开(公告)号：US20120091587A1

公开(公告)日：2012-04-19

申请号：US13251269

申请日：2011-10-02

申请人： Zvi Or-Bach ,  Deepak C. Sekar ,  Brian Cronquist

发明人： Zvi Or-Bach ,  Deepak C. Sekar ,  Brian Cronquist

IPC分类号： H01L23/522

CPC分类号： H01L21/76232 ,  H01L21/6835 ,  H01L21/76254 ,  H01L21/8221 ,  H01L21/84 ,  H01L21/845 ,  H01L23/36 ,  H01L23/481 ,  H01L23/49827 ,  H01L23/544 ,  H01L24/16 ,  H01L24/80 ,  H01L24/94 ,  H01L25/0657 ,  H01L27/0207 ,  H01L27/0688 ,  H01L27/1203 ,  H01L27/1211 ,  H01L2221/68368 ,  H01L2221/68381 ,  H01L2223/54426 ,  H01L2224/80006 ,  H01L2224/80009 ,  H01L2224/80047 ,  H01L2224/802 ,  H01L2224/80896 ,  H01L2224/9202 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2225/06589 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01066 ,  H01L2924/01072 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01076 ,  H01L2924/01077 ,  H01L2924/01078 ,  H01L2924/01082 ,  H01L2924/10329 ,  H01L2924/12032 ,  H01L2924/1305 ,  H01L2924/1306 ,  H01L2924/13062 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/1436 ,  H01L2924/1437 ,  H01L2924/15311 ,  H01L2924/15788 ,  H01L2924/3011 ,  H01L2924/351 ,  H01L2924/00

摘要： A 3D IC based system comprising a first semiconductor layer comprising first transistors, wherein the first transistors are interconnected by at least one metal layer comprising aluminum or copper; a second mono-crystallized semiconductor layer comprising second transistors and overlaying the metal layer; wherein the second mono-crystallized semiconductor layer thickness is less than 150 nm, and wherein at least one of the second transistors is an N-type transistor and at least one of the second transistors is a P-type transistor.

摘要翻译： 一种基于3D IC的系统，包括包括第一晶体管的第一半导体层，其中所述第一晶体管通过包括铝或铜的至少一个金属层互连; 第二单结晶半导体层，包括第二晶体管并覆盖所述金属层; 其中所述第二单结晶半导体层厚度小于150nm，并且其中所述第二晶体管中的至少一个为N型晶体管，并且所述第二晶体管中的至少一个为P型晶体管。

公开(公告)号：US09000557B2

公开(公告)日：2015-04-07

申请号：US13423200

申请日：2012-03-17

申请人： Zvi Or-Bach ,  Deepak C. Sekar ,  Brian Cronquist

发明人： Zvi Or-Bach ,  Deepak C. Sekar ,  Brian Cronquist

IPC分类号： H01L23/532 ,  H01L21/822 ,  H01L21/84 ,  H01L27/06 ,  H01L27/12 ,  H01L21/8238

CPC分类号： H01L21/8221 ,  H01L21/823878 ,  H01L21/84 ,  H01L21/845 ,  H01L27/0688 ,  H01L27/1203 ,  H01L27/1211 ,  H01L2224/16225 ,  H01L2224/73253

摘要： A device including a first layer of first transistors interconnected by at least one first interconnection layer, where the first interconnection layer includes copper or aluminum, a second layer including second transistors, the second layer overlaying the first interconnection layer, where the second layer is less than about 2 micron thick, where the second layer has a coefficient of thermal expansion; and a connection path connecting at least one of the second transistors to the first interconnection layer, where the connection path includes at least one through-layer via, where the at least one through-layer via is formed through and in direct contact with a source or drain of at least one of the second transistors.

摘要翻译： 一种器件，包括由至少一个第一互连层互连的第一层第一晶体管，其中第一互连层包括铜或铝，第二层包括第二晶体管，第二层覆盖第一互连层，其中第二层较少 大于约2微米厚，其中第二层具有热膨胀系数; 以及将所述第二晶体管中的至少一个连接到所述第一互连层的连接路径，其中所述连接路径包括至少一个贯通层通孔，其中所述至少一个贯通层通孔形成为通过并直接与源极接触 或漏极的至少一个第二晶体管。