公开(公告)号：US07098521B2

公开(公告)日：2006-08-29

申请号：US10711744

申请日：2004-10-01

申请人： Douglas D. Coolbaugh ,  Ebenezer E. Eshun ,  Alvin J. Joseph ,  Robert M. Rassel

发明人： Douglas D. Coolbaugh ,  Ebenezer E. Eshun ,  Alvin J. Joseph ,  Robert M. Rassel

IPC分类号： H01L29/812

CPC分类号： H01L29/66143 ,  H01L29/0615 ,  H01L29/0692 ,  H01L29/872

摘要： Schottky barrier diodes use a dielectric separation region to bound an active region. The dielectric separation region permits the elimination of a guard ring in at least one dimension. Further, using a dielectric separation region in an active portion of the integrated circuit device may reduce or eliminate parasitic capacitance by eliminating this guard ring.

摘要翻译： 肖特基势垒二极管使用介电分离区域结合活性区域。 电介质分离区允许在至少一个维度上消除保护环。 此外，在集成电路器件的有源部分中使用介质分离区可以通过消除该保护环来减少或消除寄生电容。

公开(公告)号：US09070651B2

公开(公告)日：2015-06-30

申请号：US13309829

申请日：2011-12-02

申请人： Alan B. Botula ,  Alvin J. Joseph ,  Randy L. Wolf

发明人： Alan B. Botula ,  Alvin J. Joseph ,  Randy L. Wolf

IPC分类号： G06F17/50 ,  H01L27/06 ,  H01L21/66 ,  G01R31/28

CPC分类号： H01L22/34 ,  G01R31/2884 ,  G06F17/5063 ,  H01L27/0629 ,  H01L2924/0002 ,  H01L2924/00

摘要： A non-linear kerf monitor, methods of manufacture and design structures are provided. The structure includes a coplanar waveguide provided in a kerf of a wafer between a first chip and a second chip. The structure further includes a shunt switch and a series switch coupled to the coplanar waveguide.

摘要翻译： 提供非线性切口监视器，制造方法和设计结构。 该结构包括设置在第一芯片和第二芯片之间的晶片的切口中的共面波导。 该结构还包括耦合到共面波导的分流开关和串联开关。

公开(公告)号：US20130200521A1

公开(公告)日：2013-08-08

申请号：US13367895

申请日：2012-02-07

申请人： Hanyi Ding ,  Jeffrey P. Gambino ,  Zhong-Xiang He ,  Alvin J. Joseph ,  Anthony K. Stamper ,  Timothy D. Sullivan

发明人： Hanyi Ding ,  Jeffrey P. Gambino ,  Zhong-Xiang He ,  Alvin J. Joseph ,  Anthony K. Stamper ,  Timothy D. Sullivan

IPC分类号： H01L23/485 ,  H01L21/768

CPC分类号： H01L23/5227 ,  H01L23/5283 ,  H01L23/53223 ,  H01L23/645 ,  H01L23/66 ,  H01L2223/6627 ,  H01L2924/0002 ,  H01L2924/00

摘要： Back-end-of-line (BEOL) wiring structures and inductors, methods for fabricating BEOL wiring structures and inductors, and design structures for a BEOL wiring structure or an inductor. A feature, which may be a trench or a wire, is formed that includes a sidewall intersecting a top surface of a dielectric layer. A surface layer is formed on the sidewall of the feature. The surface layer is comprised of a conductor and has a thickness selected to provide a low resistance path for the conduction of a high frequency signal.

摘要翻译： 后端（BEOL）布线结构和电感器，BEOL布线结构和电感器的制造方法以及BEOL布线结构或电感器的设计结构。 形成可以是沟槽或导线的特征，其包括与电介质层的顶表面相交的侧壁。 表面层形成在特征的侧壁上。 表面层由导体构成，其厚度被选择为提供用于传导高频信号的低电阻路径。

公开(公告)号：US20130196493A1

公开(公告)日：2013-08-01

申请号：US13363603

申请日：2012-02-01

申请人： Alan B. Botula ,  Mark D. Jaffe ,  Alvin J. Joseph ,  Kenneth F. McAvey ,  Gerd Pfeiffer ,  Richard A. Phelps

发明人： Alan B. Botula ,  Mark D. Jaffe ,  Alvin J. Joseph ,  Kenneth F. McAvey ,  Gerd Pfeiffer ,  Richard A. Phelps

IPC分类号： H01L21/265

CPC分类号： H01L21/76254

摘要： Silicon-on-insulator (SOI) structures and related methods of forming such structures. In one case, a method includes providing a silicon-on-insulator (SOI) handle substrate having: a substantially uniform resistivity profile along a depth of the handle substrate; and an interstitial oxygen (Oi) concentration of less than approximately 10 parts per million atoms (ppma). The method further includes counter-doping a surface region of the handle, causing the surface region to have a resistivity greater than approximately 3 kOhm-cm, and joining the surface region of the handle substrate with a donor wafer.

摘要翻译： 绝缘体上硅（SOI）结构和形成这种结构的相关方法。 在一种情况下，一种方法包括提供绝缘体上硅（SOI）手柄衬底，其具有：沿着手柄衬底的深度的基本均匀的电阻率分布; 和间隙氧（Oi）浓度小于约10ppm（ppma）。 所述方法还包括对所述手柄的表面区域进行反掺杂，使所述表面区域具有大于约3kOhm-cm的电阻率，并且将所述手柄衬底的表面区域与施主晶片接合。

公开(公告)号：US20130168835A1

公开(公告)日：2013-07-04

申请号：US13342697

申请日：2012-01-03

申请人： Alan B. Botula ,  Mark D. Jaffe ,  Alvin J. Joseph

发明人： Alan B. Botula ,  Mark D. Jaffe ,  Alvin J. Joseph

IPC分类号： H01L23/58 ,  H01L21/762

CPC分类号： H01L29/16 ,  H01L21/76254

摘要： A semiconductor structure and a method of forming the same. In one embodiment, a method of forming a silicon-on-insulator (SOI) wafer substrate includes: providing a handle substrate; forming a high resistivity material layer over the handle substrate, the high resistivity material layer including one of an amorphous silicon carbide (SiC), a polycrystalline SiC, an amorphous diamond, or a polycrystalline diamond; forming an insulator layer over the high resistivity material layer; and bonding a donor wafer to a top surface of the insulator layer to form the SOI wafer substrate.

摘要翻译： 半导体结构及其形成方法。 在一个实施例中，形成绝缘体上硅（SOI）晶片衬底的方法包括：提供处理衬底; 在所述手柄衬底上形成高电阻率材料层，所述高电阻率材料层包括非晶碳化硅（SiC），多晶SiC，无定形金刚石或多晶金刚石中的一种; 在所述高电阻率材料层上形成绝缘体层; 并将施主晶片接合到绝缘体层的顶表面以形成SOI晶片衬底。

公开(公告)号：US20130005108A1

公开(公告)日：2013-01-03

申请号：US13610641

申请日：2012-09-11

申请人： Wade J. Hodge ,  Alvin J. Joseph ,  Rajendran Krishnasamy ,  Qizhi Liu ,  Bradley A. Orner

发明人： Wade J. Hodge ,  Alvin J. Joseph ,  Rajendran Krishnasamy ,  Qizhi Liu ,  Bradley A. Orner

IPC分类号： H01L21/331

CPC分类号： H01L29/7378 ,  H01L21/8249 ,  H01L29/1004

摘要： A heterojunction bipolar transistor (HBT), an integrated circuit (IC) chip including at least one HBT and a method of forming the IC. The HBT includes an extrinsic base with one or more buried interstitial barrier layer. The extrinsic base may be heavily doped with boron and each buried interstitial barrier layer is doped with a dopant containing carbon, e.g., carbon or SiGe:C. The surface of the extrinsic base may be silicided.

摘要翻译： 异质结双极晶体管（HBT），包括至少一个HBT的集成电路（IC）芯片和形成IC的方法。 HBT包括具有一个或多个掩埋间隙屏障层的外在基底。 外部基极可以用硼重掺杂，并且每个掩埋的间隙势垒层掺杂含有碳的掺杂剂，例如碳或SiGe：C。 外基的表面可以被硅化。

公开(公告)号：US08299558B2

公开(公告)日：2012-10-30

申请号：US13197414

申请日：2011-08-03

申请人： Alan B. Botula ,  Alvin J. Joseph ,  Alan F. Norris ,  Robert M. Rassel ,  Yun Shi

发明人： Alan B. Botula ,  Alvin J. Joseph ,  Alan F. Norris ,  Robert M. Rassel ,  Yun Shi

IPC分类号： H01L29/66

CPC分类号： H01L29/7839 ,  H01L21/26586 ,  H01L29/665 ,  H01L29/66643 ,  H01L29/66659

摘要： A Schottky barrier diode comprises a doped guard ring having a doping of a second conductivity type in a semiconductor-on-insulator (SOI) substrate. The Schottky barrier diode further comprises a first-conductivity-type-doped semiconductor region having a doping of a first conductivity type, which is the opposite of the second conductivity type, on one side of a dummy gate electrode and a Schottky barrier structure surrounded by the doped guard ring on the other side. A Schottky barrier region may be laterally surrounded by the dummy gate electrode and the doped guard ring. The doped guard ring includes an unmetallized portion of a gate-side second-conductivity-type-doped semiconductor region having a doping of a second conductivity type. A Schottky barrier region may be laterally surrounded by a doped guard ring including a gate-side doped semiconductor region and a STI-side doped semiconductor region. Design structures for the inventive Schottky barrier diode are also provided.

摘要翻译： 肖特基势垒二极管包括在绝缘体上半导体（SOI）衬底中具有第二导电类型掺杂的掺杂保护环。 肖特基势垒二极管还包括在虚拟栅极电极的一侧上具有与第二导电类型相反的第一导电类型的掺杂的第一导电型掺杂半导体区域，以及被包围的肖特基势垒结构 另一侧的掺杂保护环。 肖特基势垒区域可以被伪栅电极和掺杂保护环横向包围。 掺杂保护环包括具有第二导电类型的掺杂的栅极侧第二导电型掺杂半导体区域的未金属化部分。 肖特基势垒区域可以由包括栅极掺杂半导体区域和STI侧掺杂半导体区域的掺杂保护环横向包围。 还提供了用于本发明的肖特基势垒二极管的设计结构。

公开(公告)号：US08216912B2

公开(公告)日：2012-07-10

申请号：US12548033

申请日：2009-08-26

申请人： Hanyi Ding ,  Alvin J. Joseph ,  Wayne H. Woods, Jr.

发明人： Hanyi Ding ,  Alvin J. Joseph ,  Wayne H. Woods, Jr.

IPC分类号： H01L21/20 ,  H01L21/44

CPC分类号： G06F17/5077 ,  H01L23/481 ,  H01L2924/0002 ,  H01L2924/3011 ,  H01P5/16 ,  H01P11/007 ,  H01L2924/00

摘要： A method, structure, and design structure for a through-silicon-via Wilkinson power divider. A method includes: forming an input on a first side of a substrate; forming a first leg comprising a first through-silicon-via formed in the substrate, wherein the first leg electrically connects the input and a first output; forming a second leg comprising a second through-silicon-via formed in the substrate, wherein the second leg electrically connects the input and a second output, and forming a resistor electrically connected between the first output and the second output.

摘要翻译： 一种通过硅通孔威尔金森功率分配器的方法，结构和设计结构。 一种方法包括：在基板的第一侧上形成输入; 形成包括在所述基板中形成的第一穿通硅通孔的第一支脚，其中所述第一支路电连接所述输入端和第一输出端; 形成包括形成在所述基板中的第二通硅通孔的第二支脚，其中所述第二支脚电连接所述输入端和第二输出端，以及形成电连接在所述第一输出端和所述第二输出端之间的电阻器。

公开(公告)号：US08216890B2

公开(公告)日：2012-07-10

申请号：US12550658

申请日：2009-08-31

申请人： Jeffrey B. Johnson ,  Alvin J. Joseph ,  Robert M. Rassel ,  Yun Shi

发明人： Jeffrey B. Johnson ,  Alvin J. Joseph ,  Robert M. Rassel ,  Yun Shi

IPC分类号： H01L21/336

CPC分类号： H01L29/93 ,  H01L29/7391

摘要： A varactor diode includes a portion of a top semiconductor layer of a semiconductor-on-insulator (SOI) substrate and a gate electrode located thereupon. A first electrode having a doping of a first conductivity type laterally abuts a doped semiconductor region having the first conductivity type, which laterally abuts a second electrode having a doping of a second conductivity type, which is the opposite of the first conductivity type. A hyperabrupt junction is formed between the second doped semiconductor region and the second electrode. The gate electrode controls the depletion of the first and second doped semiconductor regions, thereby varying the capacitance of the varactor diode. A design structure for the varactor diode is also provided.

摘要翻译： 变容二极管包括绝缘体上半导体（SOI）衬底的顶部半导体层的一部分和位于其上的栅电极。 具有第一导电类型的掺杂的第一电极横向邻接具有第一导电类型的掺杂半导体区域，其横向邻接具有与第一导电类型相反的第二导电类型的掺杂的第二电极。 在第二掺杂半导体区域和第二电极之间形成超破坏结。 栅电极控制第一和第二掺杂半导体区的耗尽，从而改变变容二极管的电容。 还提供了变容二极管的设计结构。

公开(公告)号：US20110309471A1

公开(公告)日：2011-12-22

申请号：US12817249

申请日：2010-06-17

申请人： Renata Camillo-Castillo ,  Mattias E. Dahlstrom ,  Peter B. Gray ,  David L. Harame ,  Russell T. Herrin ,  Alvin J. Joseph ,  Andreas D. Stricker

发明人： Renata Camillo-Castillo ,  Mattias E. Dahlstrom ,  Peter B. Gray ,  David L. Harame ,  Russell T. Herrin ,  Alvin J. Joseph ,  Andreas D. Stricker

IPC分类号： H01L29/73 ,  H01L21/331

CPC分类号： H01L29/732 ,  H01L29/66242 ,  H01L29/66287 ,  H01L29/7378

摘要： Disclosed are embodiments of an improved transistor structure (e.g., a bipolar transistor (BT) structure or heterojunction bipolar transistor (HBT) structure) and a method of forming the transistor structure. The structure embodiments can incorporate a dielectric layer sandwiched between an intrinsic base layer and a raised extrinsic base layer to reduce collector-base capacitance Ccb, a sidewall-defined conductive strap for an intrinsic base layer to extrinsic base layer link-up region to reduce base resistance Rb and a dielectric spacer between the extrinsic base layer and an emitter layer to reduce base-emitter Cbe capacitance. The method embodiments allow for self-aligning of the emitter to base regions and further allow the geometries of different features (e.g., the thickness of the dielectric layer, the width of the conductive strap, the width of the dielectric spacer and the width of the emitter layer) to be selectively adjusted in order to optimize transistor performance.

摘要翻译： 公开了改进的晶体管结构（例如，双极晶体管（BT）结构或异质结双极晶体管（HBT）结构）的实施例以及形成晶体管结构的方法。 结构实施例可以包括夹在本征基极层和凸起的非本征基极层之间的电介质层，以将集电极 - 基极电容Ccb，用于本征基极层的侧壁限定导电带限制到外部基极层连接区域以减少基极 电阻Rb和外部基极层和发射极层之间的介电间隔物，以减少基极 - 发射极的Cbe电容。 该方法实施例允许发射极与基极区域的自对准，并进一步允许不同特征的几何形状（例如，电介质层的厚度，导电带的宽度，电介质间隔物的宽度和介电隔离物的宽度 发射极层）进行选择性调整，以优化晶体管性能。