利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

74 条记录 (耗时 0.047 秒)

    Stacked-substrate processes for production of nitride semiconductor structures
    61.
    发明申请
    Stacked-substrate processes for production of nitride semiconductor structures 失效
    用于生产氮化物半导体结构的堆叠衬底工艺

    公开(公告)号：US20070243652A1

    公开(公告)日：2007-10-18

    申请号：US11404525

    申请日：2006-04-14

    申请人： David Bour ,  Sandeep Nijhawan ,  Lori Washington ,  Jacob Smith ,  David Eaglesham

    发明人： David Bour ,  Sandeep Nijhawan ,  Lori Washington ,  Jacob Smith ,  David Eaglesham

    IPC分类号： H01L21/205 ,  H01L21/365

    CPC分类号： C23C16/481 ,  C23C16/303 ,  C23C16/45502 ,  C23C16/4583 ,  H01L21/0242 ,  H01L21/02458 ,  H01L21/0254 ,  H01L21/0262 ,  H01L33/007 ,  H01L33/0079

    摘要： Methods are provided of fabricating compound nitride semiconductor structures. A group-III precursor and a nitrogen precursor are flowed into a processing chamber to deposit a first layer over a surface of a first substrate with a thermal chemical-vapor-deposition process. A second layer is deposited over a surface of a second substrate with the thermal chemical-vapor-deposition process using the first group-III precursor and the first nitrogen precursor. The first and second substrates are different outer substrates of a plurality of stacked substrates disposed within the processing chamber as a stack so that the first and second layers are deposited on opposite sides of the stack. Deposition of the first layer and deposition of the second layer are performed simultaneously.

    摘要翻译： 提供了制造复合氮化物半导体结构的方法。 将III族前体和氮前体流入处理室中，以通过热化学气相沉积工艺在第一基板的表面上沉积第一层。 使用第一组III前体和第一氮前体，通过热化学气相沉积工艺将第二层沉积在第二衬底的表面上。 第一和第二基板是作为堆叠设置在处理室内的多个堆叠基板的不同的外部基板，使得第一和第二层沉积在堆叠的相对侧上。 同时进行第一层的沉积和第二层的沉积。

    Apparatus and a method for variable size pages using fixed size translation lookaside buffer entries
    62.
    发明授权
    Apparatus and a method for variable size pages using fixed size translation lookaside buffer entries 有权
    使用固定大小翻译后备缓冲区条目的可变大小页面的装置和方法

    公开(公告)号：US06374341B1

    公开(公告)日：2002-04-16

    申请号：US09146484

    申请日：1998-09-02

    申请人： Sandeep Nijhawan ,  Denis Gulsen ,  John S. Yates, Jr.

    发明人： Sandeep Nijhawan ,  Denis Gulsen ,  John S. Yates, Jr.

    IPC分类号： G06F1210

    CPC分类号： G06F12/1027 ,  G06F2212/652

    摘要： The present invention provides an apparatus and a method for variable size pages using fixed size TLB (Translation Lookaside Buffer) entries. In one embodiment, an apparatus for variable size pages using fixed size TLB entries includes a first TLB for fixed size pages and a second TLB for variable size pages. In particular, the second TLB stores fixed size TLB entries for variable size pages. Further, in one embodiment, an input of an OR device is connected to the second TLB to provide a cost-effective and efficient implementation for translating linear addresses to physical addresses using fixed size TLB entries stored in the second TLB.

    摘要翻译： 本发明提供一种使用固定大小的TLB（翻译后备缓冲器）条目的可变尺寸页面的装置和方法。 在一个实施例中，使用固定大小的TLB条目的可变大小页面的装置包括用于固定大小页面的第一TLB和用于可变大小页面的第二TLB。 特别地，第二TLB存储可变大小页面的固定大小的TLB条目。 此外，在一个实施例中，OR设备的输入连接到第二TLB，以提供使用存储在第二TLB中的固定大小的TLB条目将线性地址转换为物理地址的成本有效且有效的实现。

    Index-Matched Insulators
    63.
    发明申请
    Index-Matched Insulators 有权
    指数匹配绝缘子

    公开(公告)号：US20140034957A1

    公开(公告)日：2014-02-06

    申请号：US13648786

    申请日：2012-10-10

    申请人： Philip Kraus ,  Minh-Huu Le ,  Sandeep Nijhawan

    发明人： Philip Kraus ,  Minh-Huu Le ,  Sandeep Nijhawan

    IPC分类号： H01L33/32 ,  H01L31/0232

    CPC分类号： H01L31/02167 ,  H01L31/02161 ,  H01L33/44 ,  Y02E10/50

    摘要： Devices are described including a first component and a second component, wherein the first component comprises a Group III-N semiconductor and the second component comprises a bimetallic oxide containing tin, having an index of refraction within 15% of the index of refraction of the Group III-N semiconductor, and having negligible extinction coefficient at wavelengths of light emitted or absorbed by the Group III-N semiconductor. The first component is in optical contact with the second component. Exemplary bimetallic oxides include Sn1-xBixO2 where x≅0.10, Zn2SnO2, Sn1-xAlxO2 where x≅0.18, and Sn1-xMgxO2 where x≅0.16. Methods of making and using the devices are also described.

    摘要翻译： 描述了包括第一部件和第二部件的装置，其中第一部件包括III-N族半导体，第二部件包括含锡的双金属氧化物，折射率在该组折射率的15％以内 III-N半导体，并且在由III-N族半导体发射或吸收的光的波长处具有可忽略的消光系数。 第一部件与第二部件光学接触。 示例性双金属氧化物包括Sn1-xBixO2，其中x0.10，Zn2SnO2，Sn1-xAlxO2，其中x≅0.18，Sn1-xMgxO2，其中x≅0.16。 还描述了制造和使用装置的方法。

    Dislocation-specific lateral epitaxial overgrowth to reduce dislocation density of nitride films
    65.
    发明授权
    Dislocation-specific lateral epitaxial overgrowth to reduce dislocation density of nitride films 失效
    位错特异性侧向外延生长以减少氮化物膜的位错密度

    公开(公告)号：US07560364B2

    公开(公告)日：2009-07-14

    申请号：US11429084

    申请日：2006-05-05

    申请人： David Bour ,  Sandeep Nijhawan ,  Jacob Smith ,  Lori Washington

    发明人： David Bour ,  Sandeep Nijhawan ,  Jacob Smith ,  Lori Washington

    IPC分类号： H01L21/20

    CPC分类号： C30B25/02 ,  C30B29/403 ,  H01L21/0237 ,  H01L21/0242 ,  H01L21/02458 ,  H01L21/0254 ,  H01L21/0262 ,  H01L21/02639 ,  H01L29/2003 ,  H01L33/007 ,  H01L33/025

    摘要： In accordance with the present invention, improved methods for reducing the dislocation density of nitride epitaxial films are provided. Specifically, an in-situ etch treatment is provided to preferentially etch the dislocations of the nitride epitaxial layer to prevent threading of the dislocations through the nitride epitaxial layer. Subsequent to etching of the dislocations, an epitaxial layer overgrowth is performed. In certain embodiments, the etching of the dislocations occurs simultaneously with growth of the epitaxial layer. In other embodiments, a dielectric mask is deposited within the etch pits formed at the dislocations prior to the epitaxial layer overgrowth.

    摘要翻译： 根据本发明，提供了用于降低氮化物外延膜的位错密度的改进方法。 具体地，提供了原位蚀刻处理以优先蚀刻氮化物外延层的位错，以防止通过氮化物外延层的位错穿透。 在蚀刻位错之后，进行外延层过度生长。 在某些实施例中，位错的蚀刻与外延层的生长同时发生。 在其它实施例中，在外延层过度生长之前，在形成于位错处的蚀刻坑内沉积电介质掩模。

    STRESS MEASUREMENT AND STRESS BALANCE IN FILMS
    67.
    发明申请
    STRESS MEASUREMENT AND STRESS BALANCE IN FILMS 失效
    膜中的应力测量和应力平衡

    公开(公告)号：US20080124817A1

    公开(公告)日：2008-05-29

    申请号：US11508523

    申请日：2006-08-23

    申请人： David Bour ,  Sandeep Nijhawan ,  Lori D. Washington ,  Jacob W. Smith

    发明人： David Bour ,  Sandeep Nijhawan ,  Lori D. Washington ,  Jacob W. Smith

    IPC分类号： H01L21/66 ,  C23C16/00

    CPC分类号： H01L22/20 ,  H01L21/0242 ,  H01L21/02458 ,  H01L21/0254 ,  H01L21/0262 ,  H01L22/12 ,  H01L33/007

    摘要： Methods and systems are provided of fabricating a compound nitride semiconductor structure. A substrate is disposed within a processing chamber into which a group-III precursor and a nitrogen precursor are flowed. A layer is deposited over the substrate with a thermal chemical-vapor-deposition process using the precursors. The substrate is transferred to a transfer chamber where a temperature and a curvature of the layer are measured. The substrate is then transferred to a second processing chamber where a second layer is deposited.

    摘要翻译： 提供了制造复合氮化物半导体结构的方法和系统。 衬底设置在III族前体和氮前体流动的处理室内。 通过使用前体的热化学气相沉积工艺将一层沉积在衬底上。 将衬底转移到测量层的温度和曲率的转移室。 然后将衬底转移到沉积第二层的第二处理室。

    Stress measurement and stress balance in films
    68.
    发明授权
    Stress measurement and stress balance in films 失效
    薄膜中的应力测量和应力平衡

    公开(公告)号：US07374960B1

    公开(公告)日：2008-05-20

    申请号：US11508523

    申请日：2006-08-23

    申请人： David Bour ,  Sandeep Nijhawan ,  Lori D. Washington ,  Jacob W. Smith

    发明人： David Bour ,  Sandeep Nijhawan ,  Lori D. Washington ,  Jacob W. Smith

    IPC分类号： H01L21/00

    CPC分类号： H01L22/20 ,  H01L21/0242 ,  H01L21/02458 ,  H01L21/0254 ,  H01L21/0262 ,  H01L22/12 ,  H01L33/007

    摘要： Methods and systems are provided of fabricating a compound nitride semiconductor structure. A substrate is disposed within a processing chamber into which a group-III precursor and a nitrogen precursor are flowed. A layer is deposited over the substrate with a thermal chemical-vapor-deposition process using the precursors. The substrate is transferred to a transfer chamber where a temperature and a curvature of the layer are measured. The substrate is then transferred to a second processing chamber where a second layer is deposited.

    摘要翻译： 提供了制造复合氮化物半导体结构的方法和系统。 衬底设置在III族前体和氮前体流动的处理室内。 通过使用前体的热化学气相沉积工艺将一层沉积在衬底上。 将衬底转移到测量层的温度和曲率的转移室。 然后将衬底转移到沉积第二层的第二处理室。

    Buffer-layer treatment of MOCVD-grown nitride structures
    69.
    发明授权
    Buffer-layer treatment of MOCVD-grown nitride structures 失效
    MOCVD生长氮化物结构的缓冲层处理

    公开(公告)号：US07364991B2

    公开(公告)日：2008-04-29

    申请号：US11414012

    申请日：2006-04-27

    申请人： David Bour ,  Jacob Smith ,  Sandeep Nijhawan

    发明人： David Bour ,  Jacob Smith ,  Sandeep Nijhawan

    IPC分类号： H01L21/20 ,  H01L21/36 ,  H01L31/20

    CPC分类号： H01L21/02513 ,  H01L21/0242 ,  H01L21/02458 ,  H01L21/0254 ,  H01L21/0262

    摘要： Methods are disclosed for fabricating a compound nitride semiconductor structure. An amorphous buffer layer that includes nitrogen and a group-III element is formed over a substrate disposed within a substrate processing chamber at a first temperature. The temperature within the chamber is increased to a second temperature at which the amorphous buffer layer coalesces into crystallites over the substrate. The substrate is exposed to a corrosive agent to destroy at least some of the crystallites. A crystalline nitride layer is formed over the substrate at a third temperature using the crystallites remaining after exposure to the corrosive agent as seed crystals. The third temperature is greater than the first temperature. The crystalline nitride layer also includes nitrogen and a group-III element.

    摘要翻译： 公开了用于制造复合氮化物半导体结构的方法。 在第一温度下，在设置在基板处理室内的基板上形成包含氮和III族元素的非晶缓冲层。 室内的温度增加到非晶缓冲层在衬底上聚结成微晶的第二温度。 将基底暴露于腐蚀剂以破坏至少一些微晶。 在第三温度下使用在作为晶种暴露于腐蚀剂之后残留的微晶，在衬底上形成结晶氮化物层。 第三温度大于第一温度。 结晶氮化物层还包括氮和III族元素。