公开(公告)号：US20160204079A1

公开(公告)日：2016-07-14

申请号：US15078843

申请日：2016-03-23

申请人： Taiwan Semiconductor Manufacturing Company, Ltd.

发明人： Chung-Yu Lu ,  Hsien-Pin Hu ,  Hsiao-Tsung Yen ,  Tzuan-Horng Liu ,  Shih-Wen Huang ,  Shang-Yun Hou ,  Shin-Puu Jeng

IPC分类号： H01L25/065 ,  H01L23/00 ,  H01L23/31 ,  H01L23/498

CPC分类号： H01L21/4853 ,  H01L23/3142 ,  H01L23/49811 ,  H01L23/49816 ,  H01L23/49838 ,  H01L24/16 ,  H01L24/17 ,  H01L24/81 ,  H01L25/04 ,  H01L25/0652 ,  H01L25/0655 ,  H01L25/50 ,  H01L2224/13083 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/16055 ,  H01L2224/16057 ,  H01L2224/16058 ,  H01L2224/16137 ,  H01L2224/16227 ,  H01L2224/16237 ,  H01L2224/16238 ,  H01L2224/1701 ,  H01L2224/73204 ,  H01L2224/81191 ,  H01L2224/81193 ,  H01L2224/814 ,  H01L2924/0002 ,  H01L2924/15192 ,  H01L2924/15787 ,  H01L2924/15788 ,  H01L2924/351 ,  H01L2924/00 ,  H01L2924/014

摘要： Methods and apparatus for forming a semiconductor device package on an interposer using a micro-bump layer are disclosed. The micro-bump layer may comprise micro-bumps and micro-bump lines, where a micro-bump is used as a vertical connection between a die and the interposer, and a micro-bump line is used as a horizontal connection for signal transmission between different dies above the interposer. The micro-bump lines may be formed at the same time as the formation of the micro-bumps with little or no additional cost.

公开(公告)号：US09385079B2

公开(公告)日：2016-07-05

申请号：US14334389

申请日：2014-07-17

申请人： Taiwan Semiconductor Manufacturing Company, Ltd.

发明人： Shih-Cheng Chang ,  Liang-Chen Lin ,  Fu-Tsai Hou ,  Tung-Chin Yeh ,  Shih-Kai Lin ,  Gia-Her Lu ,  Jyun-Lin Wu ,  Hsien-Pin Hu

IPC分类号： H01L23/525 ,  H01L23/522 ,  H01L23/532 ,  H01L23/528

CPC分类号： H01L23/5256 ,  H01L23/5223 ,  H01L23/5286 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

摘要： An embodiment is a circuit. The circuit includes active circuitry, a first capacitor, a first fuse, a second capacitor, and a second fuse. The active circuitry has a first power node and a second power node. The first capacitor is coupled to the first fuse serially to form a first segment. The second capacitor is coupled to the second fuse serially to form a second segment. The first segment and the second segment are coupled together in parallel and between the first power node and the second power node.

摘要翻译： 一个实施例是电路。 该电路包括有源电路，第一电容器，第一保险丝，第二电容器和第二保险丝。 有源电路具有第一功率节点和第二功率节点。 第一电容器连续地连接到第一保险丝以形成第一段。 第二电容器连续地连接到第二保险丝以形成第二段。 第一段和第二段并联在第一功率节点和第二功率节点之间。

公开(公告)号：US20150255531A1

公开(公告)日：2015-09-10

申请号：US14719115

申请日：2015-05-21

申请人： Taiwan Semiconductor Manufacturing Company, Ltd.

发明人： Hsiao-Tsung Yen ,  Chin-Wei Kuo ,  Hsien-Pin Hu ,  Sally Liu ,  Ming-Fa Chen ,  Jhe-Ching Lu

IPC分类号： H01L49/02 ,  H01L21/283

CPC分类号： H01L28/10 ,  H01F17/0006 ,  H01F27/2804 ,  H01L21/283 ,  H01L23/49816 ,  H01L23/49827 ,  H01L23/5227 ,  H01L23/645 ,  H01L24/16 ,  H01L2224/0401 ,  H01L2224/05572 ,  H01L2224/16225 ,  H01L2924/00014 ,  H01L2924/01322 ,  H01L2924/12042 ,  H01L2924/15311 ,  H01L2224/05552 ,  H01L2924/00

摘要： In accordance with an embodiment, a semiconductor device comprises a semiconductor die, an interposer, and conductive bumps bonding the semiconductor die to the interposer. The semiconductor die comprises a first metallization layer, and the first metallization layer comprises a first conductive pattern. The interposer comprises a second metallization layer, and the second metallization layer comprises a second conductive pattern. Some of the conductive bumps electrically couple the first conductive pattern to the second conductive pattern to form a coil. Other embodiments contemplate other configurations of coils, inductors, and/or transformers, and contemplate methods of manufacture.

摘要翻译： 根据实施例，半导体器件包括半导体管芯，插入件和将半导体管芯接合到插入件的导电凸块。 半导体管芯包括第一金属化层，第一金属化层包括第一导电图案。 插入器包括第二金属化层，并且第二金属化层包括第二导电图案。 一些导电凸块将第一导电图案电耦合到第二导电图案以形成线圈。 其他实施例考虑了线圈，电感器和/或变压器的其他配置，并考虑了制造方法。

公开(公告)号：US20150208504A1

公开(公告)日：2015-07-23

申请号：US14673400

申请日：2015-03-30

申请人： Taiwan Semiconductor Manufacturing Company, Ltd.

发明人： Shang-Yun Hou ,  Wei-Cheng Wu ,  Hsien-Pin Hu ,  Jung Cheng Ko ,  Shin-Puu Jeng ,  Chen-Hua Yu ,  Kim Hong Chen

IPC分类号： H05K1/11 ,  H05K1/02

CPC分类号： H05K1/115 ,  H01L21/76898 ,  H01L22/14 ,  H01L24/11 ,  H01L24/13 ,  H01L2224/0401 ,  H01L2224/0557 ,  H01L2224/1147 ,  H01L2224/13025 ,  H01L2224/13111 ,  H01L2224/13116 ,  H01L2224/13124 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/13169 ,  H01L2924/00014 ,  H01L2924/01322 ,  H01L2924/12042 ,  H05K1/0298 ,  H05K2201/2081 ,  H01L2924/01082 ,  H01L2224/05552 ,  H01L2924/00

摘要： A method and apparatus for testing the electrical characteristics, such as electrical continuity, is provided. A substrate, such as a wafer or an interposer, having a plurality of through vias (TVs) is provided. Along one side of the substrate, a conductive layer electrically couples two or more of the TVs. Thereafter, the electrical characteristics of the TVs may be test by, for example, a probe card in electrical contact with the TVs on the other side of the substrate. During testing, current passes through a first TV from a first side of the substrate, to the conductive layer on a second side of the substrate, to a second TV, and back to the first side of the substrate through the second TV.

摘要翻译： 提供了用于测试诸如电连续性的电特性的方法和装置。 提供具有多个通孔（TV）的基板，例如晶片或插入件。 沿着衬底的一侧，导电层电耦合两个或更多个电视机。 此后，TV的电气特性可以通过例如与基板另一侧的TV电接触的探针卡进行测试。 在测试期间，电流从衬底的第一侧通过第一TV到衬底的第二侧上的导电层到第二个TV，并且通过第二个TV返回到衬底的第一侧。

公开(公告)号：US09064705B2

公开(公告)日：2015-06-23

申请号：US13713020

申请日：2012-12-13

申请人： Taiwan Semiconductor Manufacturing Company, Ltd.

发明人： Chung-Yu Lu ,  Hsien-Pin Hu ,  Hsiao-Tsung Yen ,  Tzuan-Horng Liu ,  Shih-Wen Huang ,  Shang-Yun Hou ,  Shin-Puu Jeng

IPC分类号： H01L23/48 ,  H01L25/04 ,  H01L25/00 ,  H01L25/065

CPC分类号： H01L21/4853 ,  H01L23/3142 ,  H01L23/49811 ,  H01L23/49816 ,  H01L23/49838 ,  H01L24/16 ,  H01L24/17 ,  H01L24/81 ,  H01L25/04 ,  H01L25/0652 ,  H01L25/0655 ,  H01L25/50 ,  H01L2224/13083 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/16055 ,  H01L2224/16057 ,  H01L2224/16058 ,  H01L2224/16137 ,  H01L2224/16227 ,  H01L2224/16237 ,  H01L2224/16238 ,  H01L2224/1701 ,  H01L2224/73204 ,  H01L2224/81191 ,  H01L2224/81193 ,  H01L2224/814 ,  H01L2924/0002 ,  H01L2924/15192 ,  H01L2924/15787 ,  H01L2924/15788 ,  H01L2924/351 ,  H01L2924/00 ,  H01L2924/014

摘要： Methods and apparatus for forming a semiconductor device package on an interposer using a micro-bump layer are disclosed. The micro-bump layer may comprise micro-bumps and micro-bump lines, where a micro-bump is used as a vertical connection between a die and the interposer, and a micro-bump line is used as a horizontal connection for signal transmission between different dies above the interposer. The micro-bump lines may be formed at the same time as the formation of the micro-bumps with little or no additional cost.

摘要翻译： 公开了在使用微凸块层的插入件上形成半导体器件封装的方法和装置。 微凸起层可以包括微凸块和微凸起线，其中微凸块用作模具和插入件之间的垂直连接，并且微凸起线用作水平连接，用于在 不同的模具在插入器之上。 微凸起线可以与微型凸块的形成同时形成，而很少或不需要额外的成本。

公开(公告)号：US20150031184A1

公开(公告)日：2015-01-29

申请号：US14514212

申请日：2014-10-14

申请人： Taiwan Semiconductor Manufacturing Company, Ltd.

发明人： Hsiao-Tsung Yen ,  Min-Chie Jeng ,  Hsien-Pin Hu ,  Tzuan-Horng Liu ,  Chin-Wei Kuo ,  Chung-Yu Lu ,  Yu-Ling Lin

IPC分类号： H01L49/02 ,  H01L21/768

CPC分类号： H01L28/10 ,  H01L21/76885 ,  H01L23/49822 ,  H01L23/5227 ,  H01L23/645 ,  H01L24/13 ,  H01L24/16 ,  H01L24/32 ,  H01L24/73 ,  H01L24/81 ,  H01L24/83 ,  H01L25/0657 ,  H01L2224/13082 ,  H01L2224/13111 ,  H01L2224/13139 ,  H01L2224/13147 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/81192 ,  H01L2224/81801 ,  H01L2224/83192 ,  H01L2224/83862 ,  H01L2225/06513 ,  H01L2225/06527 ,  H01L2924/1206 ,  H01L2924/19042 ,  H01L2924/00014

摘要： A method of manufacturing a package may include: providing a first device having a first redistribution layer (RDL) and an insulator layer disposed over the first RDL; and forming a first micro-bump line over the insulator layer of the first device. The first micro-bump line may extend laterally over a surface of the insulator layer facing away from the first RDL, and a first inductor of the package comprises the first RDL and the first micro-bump line.

摘要翻译： 制造封装的方法可以包括：提供具有第一再分布层（RDL）的第一器件和设置在第一RDL上的绝缘体层; 以及在所述第一器件的绝缘体层上形成第一微凸起线。 第一微凸起线可以在绝缘体层的远离第一RDL的表面上横向延伸，并且封装的第一电感器包括第一RDL和第一微凸起线。

公开(公告)号：US20140374875A1

公开(公告)日：2014-12-25

申请号：US13925558

申请日：2013-06-24

申请人： Taiwan Semiconductor Manufacturing Company, Ltd.

发明人： Hsiao-Tsung Yen ,  Chin-Wei Kuo ,  Hsien-Pin Hu ,  Sally Liu ,  Ming-Fa Chen ,  Jhe-Ching Lu

IPC分类号： H01L49/02

CPC分类号： H01L28/10 ,  H01F17/0006 ,  H01F27/2804 ,  H01L21/283 ,  H01L23/49816 ,  H01L23/49827 ,  H01L23/5227 ,  H01L23/645 ,  H01L24/16 ,  H01L2224/0401 ,  H01L2224/05572 ,  H01L2224/16225 ,  H01L2924/00014 ,  H01L2924/01322 ,  H01L2924/12042 ,  H01L2924/15311 ,  H01L2224/05552 ,  H01L2924/00

摘要： In accordance with an embodiment, a semiconductor device comprises a semiconductor die, an interposer, and conductive bumps bonding the semiconductor die to the interposer. The semiconductor die comprises a first metallization layer, and the first metallization layer comprises a first conductive pattern. The interposer comprises a second metallization layer, and the second metallization layer comprises a second conductive pattern. Some of the conductive bumps electrically couple the first conductive pattern to the second conductive pattern to form a coil. Other embodiments contemplate other configurations of coils, inductors, and/or transformers, and contemplate methods of manufacture.

摘要翻译： 根据实施例，半导体器件包括半导体管芯，插入件和将半导体管芯接合到插入件的导电凸块。 半导体管芯包括第一金属化层，第一金属化层包括第一导电图案。 插入器包括第二金属化层，并且第二金属化层包括第二导电图案。 一些导电凸块将第一导电图案电耦合到第二导电图案以形成线圈。 其他实施例考虑了线圈，电感器和/或变压器的其他配置，并考虑了制造方法。