公开(公告)号：US09165835B2

公开(公告)日：2015-10-20

申请号：US13221214

申请日：2011-08-30

申请人： Ming-Hsi Yeh ,  Chun-Yi Lee ,  Chi-Ming Yang ,  Chin-Hsiang Lin

发明人： Ming-Hsi Yeh ,  Chun-Yi Lee ,  Chi-Ming Yang ,  Chin-Hsiang Lin

IPC分类号： H01L21/425 ,  H01L21/8234 ,  H01L21/28 ,  H01L29/51

CPC分类号： H01L21/823431 ,  H01L21/28255 ,  H01L21/28264 ,  H01L29/513 ,  H01L29/517

摘要： Provided is a method and structure for utilizing advance channel substrate materials in semiconductor manufacturing. Advanced channel substrate materials such as germanium and Group III-V channel substrate materials, are advantageously utilized. One or more capping films including at least a nitride layer are formed over the channel substrate prior to patterning, ion implantation and the subsequent stripping and wet cleaning operations. With the capping layers intact during these operations, attack of the channel substrate material is prevented and the protective films are easily removed subsequently. The films are dimensioned in conjunction with the ion implantation operation to enable the desired dopant profile and concentration to be formed in the channel substrate material.

摘要翻译： 提供了一种在半导体制造中利用前置沟道衬底材料的方法和结构。 可以有利地利用诸如锗和III-V族通道衬底材料的高级通道衬底材料。 在图案化，离子注入和随后的剥离和湿式清洗操作之前，在沟道基底上方形成至少包含至少氮化物层的一个或多个封盖膜。 在这些操作期间，封盖层完好无损，防止了通道衬底材料的侵蚀，随后保护膜很容易被去除。 这些膜的尺寸与离子注入操作相结合，使得能够在通道衬底材料中形成所需的掺杂剂分布和浓度。

公开(公告)号：US09054194B2

公开(公告)日：2015-06-09

申请号：US12652947

申请日：2010-01-06

申请人： Chih-Hang Tung ,  Chin-Hsiang Lin ,  Cheng-Hung Chang ,  Sey-Ping Sun

发明人： Chih-Hang Tung ,  Chin-Hsiang Lin ,  Cheng-Hung Chang ,  Sey-Ping Sun

IPC分类号： H01L21/336 ,  H01L29/78 ,  H01L29/417 ,  H01L29/66

CPC分类号： H01L29/7856 ,  H01L29/41791 ,  H01L29/66803 ,  H01L29/7839 ,  H01L29/785 ,  H01L2029/7858

摘要： Non-planar transistors and methods of fabrication thereof are described. In an embodiment, a method of forming a non-planar transistor includes forming a channel region on a first portion of a semiconductor fin, the semiconductor fin having a top surface and sidewalls. A gate electrode is formed over the channel region of the semiconductor fin, and an in-situ doped semiconductor layer is grown on the top surface and the sidewalls of the semiconductor fin on opposing sides of the gate electrode using a selective epitaxial growth process. At least a part of the doped semiconductor layer is converted to form a dopant rich region.

摘要翻译： 描述了非平面晶体管及其制造方法。 在一个实施例中，形成非平面晶体管的方法包括在半导体鳍片的第一部分上形成沟道区域，所述半导体鳍片具有顶表面和侧壁。 在半导体鳍片的沟道区域上形成栅电极，并且使用选择性外延生长工艺在栅电极的相对侧的半导体翅片的顶表面和侧壁上生长原位掺杂半导体层。 掺杂半导体层的至少一部分被转换以形成掺杂剂浓度区域。

公开(公告)号：US09053907B2

公开(公告)日：2015-06-09

申请号：US13439124

申请日：2012-04-04

申请人： Chun-Lin Chang ,  Chih-Hong Hwang ,  Wen-Yu Ku ,  Chi-Ming Yang ,  Chin-Hsiang Lin

发明人： Chun-Lin Chang ,  Chih-Hong Hwang ,  Wen-Yu Ku ,  Chi-Ming Yang ,  Chin-Hsiang Lin

IPC分类号： A61N5/00 ,  G21G5/00 ,  H01J37/317 ,  G21K1/14

CPC分类号： H01J37/3171 ,  A61N5/00 ,  G21G5/00 ,  G21K1/14 ,  H01J2237/0044

摘要： An apparatus comprises a plasma flood gun for neutralizing a positive charge buildup on a semiconductor wafer during a process of ion implantation using an ion beam. The plasma flood gun comprises more than two arc chambers, wherein each arc chamber is configured to generate and release electrons into the ion beam in a respective zone adjacent to the semiconductor wafer.

摘要翻译： 一种装置包括用于在使用离子束的离子注入的过程中中和半导体晶片上的正电荷累积的等离子体喷枪。 等离子体喷枪包括两个以上的电弧室，其中每个电弧室被配置为在与半导体晶片相邻的相应区域中产生电子并将其释放到离子束中。

公开(公告)号：US09048186B2

公开(公告)日：2015-06-02

申请号：US12879371

申请日：2010-09-10

申请人： Kuo Bin Huang ,  Hsin-Chien Lu ,  Ryan Chia-Jen Chen ,  Chi-Ming Yang ,  Chyi Shyuan Chern ,  Chin-Hsiang Lin

发明人： Kuo Bin Huang ,  Hsin-Chien Lu ,  Ryan Chia-Jen Chen ,  Chi-Ming Yang ,  Chyi Shyuan Chern ,  Chin-Hsiang Lin

IPC分类号： H01L21/3205 ,  H01L21/28 ,  H01L21/02 ,  H01L21/8238

CPC分类号： H01L21/28238 ,  H01L21/02071 ,  H01L21/823842 ,  H01L21/823857

摘要： A method for forming an integrated circuit is provided. The method includes forming a gate dielectric structure over a substrate. A titanium-containing sacrificial layer is formed, contacting the gate dielectric structure. The whole titanium-containing sacrificial layer is substantially removed.

摘要翻译： 提供一种用于形成集成电路的方法。 该方法包括在衬底上形成栅极电介质结构。 形成与该栅电介质结构接触的含钛牺牲层。 基本上除去了整个含钛牺牲层。

公开(公告)号：US09000798B2

公开(公告)日：2015-04-07

申请号：US13495421

申请日：2012-06-13

申请人： Jui-Long Chen ,  Chien-Chih Liao ,  Tseng Chin Lo ,  Hui-Yun Chao ,  Ta-Yung Lee ,  Jong-I Mou ,  Chin-Hsiang Lin

发明人： Jui-Long Chen ,  Chien-Chih Liao ,  Tseng Chin Lo ,  Hui-Yun Chao ,  Ta-Yung Lee ,  Jong-I Mou ,  Chin-Hsiang Lin

IPC分类号： G01R31/02 ,  G01R31/28 ,  H01L23/544

CPC分类号： G01R1/07364 ,  G01R1/06705 ,  G01R31/2887 ,  G01R31/2891 ,  H01L23/544 ,  H01L2223/54426 ,  H01L2223/54453 ,  H01L2223/5446 ,  H01L2924/00 ,  H01L2924/0002

摘要： A system and method for aligning a probe, such as a wafer-level test probe, with wafer contacts is disclosed. An exemplary method includes receiving a wafer containing a plurality of alignment contacts and a probe card containing a plurality of probe points at a wafer test system. A historical offset correction is received. Based on the historical offset correct, an orientation value for the probe card relative to the wafer is determined. The probe card is aligned to the wafer using the orientation value in an attempt to bring a first probe point into contact with a first alignment contact. The connectivity of the first probe point and the first alignment contact is evaluated. An electrical test of the wafer is performed utilizing the aligned probe card, and the historical offset correction is updated based on the orientation value.

摘要翻译： 公开了一种用于将诸如晶片级测试探针的探针与晶片接触件对准的系统和方法。 一种示例性方法包括在晶片测试系统处接收包含多个对准触点的晶片和包含多个探针点的探针卡。 接收到历史偏移校正。 基于历史偏移校正，确定探针卡相对于晶片的取向值。 使用取向值将探针卡与晶片对准，以试图使第一探针点与第一对准触点接触。 评估第一探针点和第一对准接触点的连接性。 使用对准的探针卡进行晶片的电气测试，并且基于取向值更新历史偏移校正。

公开(公告)号：US08944739B2

公开(公告)日：2015-02-03

申请号：US13486024

申请日：2012-06-01

申请人： Shih-Hung Chen ,  Ying Xiao ,  Chin-Hsiang Lin

发明人： Shih-Hung Chen ,  Ying Xiao ,  Chin-Hsiang Lin

IPC分类号： H01L21/677

CPC分类号： H01L21/6773 ,  H01L21/67733 ,  H01L21/67775

摘要： A wafer handling system with apparatus for transporting wafers between semiconductor fabrication tools. In one embodiment, the apparatus is a loadport bridge mechanism including an enclosure having first and second mounting ends, a docking port at each end configured and dimensioned to interface with a loadport of a semiconductor tool, and at least one wafer transport robot operable to transport a wafer between the docking ports. The wafer transport robot hands off or receives a wafer to/from a tool robot at the loadports of a first and second tool. The bridge mechanism allows one or more wafers to be transferred between loadports of different tools on an individual basis without reliance on the FAB's automated material handling system (AMHS) for bulk wafer transport inside a wafer carrier such as a FOUP or others.

摘要翻译： 一种具有用于在半导体制造工具之间传输晶片的装置的晶片处理系统。 在一个实施例中，该装置是装载端口机构，其包括具有第一和第二安装端的外壳，每个端部处的对接端口被构造和尺寸设计成与半导体工具的承载端口相接合，以及至少一个可运输的晶片传送机械手 在对接端口之间的晶片。 晶片传送机器人在第一和第二工具的载荷端口移动或接收来自工具机器人的晶片。 桥接机构允许一个或多个晶片在不同工具的载荷端口之间单独传输，而不依赖于FAB的自动化材料处理系统（AMHS），用于在诸如FOUP或其它晶片载体之间的体晶片传输。

公开(公告)号：US08848163B2

公开(公告)日：2014-09-30

申请号：US13050251

申请日：2011-03-17

申请人： Hsien-Cheng Wang ,  Chin-Hsiang Lin ,  Heng-Jen Lee ,  Ching-Yu Chang ,  Hua-Tai Lin ,  Burn Jeng Lin

发明人： Hsien-Cheng Wang ,  Chin-Hsiang Lin ,  Heng-Jen Lee ,  Ching-Yu Chang ,  Hua-Tai Lin ,  Burn Jeng Lin

IPC分类号： G03B27/52 ,  G03B27/42

CPC分类号： G03F7/0397 ,  G03F7/0045 ,  G03F7/0392 ,  G03F7/30 ,  G03F7/38 ,  G03F7/70858 ,  Y10S430/106 ,  Y10S430/111

摘要： A lithography apparatus generates a tunable magnetic field to facilitate processing of photoresist. The lithography apparatus includes a chamber and a substrate stage in the chamber operable to hold a substrate. A magnetic module provides a magnetic field to the substrate on the substrate stage. The magnetic module is configured to provide the magnetic field in a tunable and alternating configuration with respect to its magnitude and frequency. The magnetic field is provided to have a gradient in magnitude along a Z-axis that is perpendicular to the substrate stage to cause magnetically-charged particles disposed over the substrate stage to move up and down along the Z-axis. The lithography apparatus also includes a radiation energy source and an objective lens configured to receive radiation energy from the radiation energy source and direct the radiation energy toward the substrate positioned on the substrate stage.

摘要翻译： 光刻设备产生可调磁场以便于光致抗蚀剂的加工。 光刻设备包括腔室和腔室中的衬底台，其可操作以保持衬底。 磁性模块为衬底台上的衬底提供磁场。 磁模块被配置为相对于其幅度和频率提供可调和交替配置的磁场。 磁场被提供为具有沿垂直于衬底台的Z轴的幅度梯度，以使得设置在衬底台上的带磁性颗粒沿Z轴上下移动。 光刻设备还包括辐射能量源和物镜，其被配置为从辐射能量源接收辐射能量并将辐射能量引向位于衬底台上的衬底。

公开(公告)号：US08758963B2

公开(公告)日：2014-06-24

申请号：US13554209

申请日：2012-07-20

申请人： Shih-Ming Chang ,  Chung-Hsing Chang ,  Wen-Chuan Wang ,  Chi-Lun Lu ,  Sheng-Chi Chin ,  Chin-Hsiang Lin ,  Chun-Kuang Chen

发明人： Shih-Ming Chang ,  Chung-Hsing Chang ,  Wen-Chuan Wang ,  Chi-Lun Lu ,  Sheng-Chi Chin ,  Chin-Hsiang Lin ,  Chun-Kuang Chen

IPC分类号： G03F1/00 ,  G03F7/00

CPC分类号： G03F1/14 ,  G03F1/50 ,  G03F7/70283 ,  G03F7/70416 ,  G03H1/0005 ,  G03H1/0244 ,  G03H1/08 ,  G03H1/2205 ,  G03H2001/0094 ,  G03H2001/0833 ,  G03H2210/30 ,  G03H2224/04 ,  G03H2240/12 ,  G03H2240/13 ,  G03H2240/23 ,  G03H2270/52

摘要： A hologram reticle and method of patterning a target. A layout pattern for an image to be transferred to a target is converted into a holographic representation of the image. A hologram reticle is manufactured that includes the holographic representation. The hologram reticle is then used to pattern the target. Three-dimensional patterns may be formed in a photoresist layer of the target in a single patterning step. These three-dimensional patterns may be filled to form three-dimensional structures or else used in a multi-surface imaging composition. The holographic representation of the image may also be transferred to a top photoresist layer of a top surface imaging (TSI) semiconductor device, either directly or using the hologram reticle. The top photoresist layer may then be used to pattern an underlying photoresist layer with the image. The lower photoresist layer is used to pattern a material layer of the device.

摘要翻译： 全息图掩模版和图案化目标的方法。 要传输到目标的图像的布局图案被转换成图像的全息图。 制造包括全息图的全息标线。 然后使用全息图标线来对目标进行图案化。 可以在单个图案化步骤中在靶的光致抗蚀剂层中形成三维图案。 这些三维图案可以被填充以形成三维结构，或者用于多表面成像组合物中。 图像的全息图也可以直接地或使用全息图掩模图传递到顶表面成像（TSI）半导体器件的顶部光致抗蚀剂层。 然后可以使用顶部光致抗蚀剂层来用图像对下面的光致抗蚀剂层进行图案化。 下部光致抗蚀剂层用于对该器件的材料层进行图案化。

公开(公告)号：US20140095083A1

公开(公告)日：2014-04-03

申请号：US13632530

申请日：2012-10-01

申请人： Tzu-Sou Chuang ,  Jeng-Jyi Hwang ,  Cheng-Lung Chou ,  Chi-Ming Yang ,  Chin-Hsiang Lin

发明人： Tzu-Sou Chuang ,  Jeng-Jyi Hwang ,  Cheng-Lung Chou ,  Chi-Ming Yang ,  Chin-Hsiang Lin

IPC分类号： G01N33/00 ,  G06F15/00

CPC分类号： G01N33/0004 ,  G06F15/00

摘要： The present disclosure provides a method of identifying an airborne molecular contamination (AMC) leaking source in a fab. The method includes distributing a sensor in the fab, executing a forward computational fluid dynamics (CFD) simulation of an air flow in the fab, setting an inversed modeling of the forward CFD simulation of the air flow in the fab, building up a database of a spatial response probability distribution matrix of the sensor using an AMC measurement data in the fab, and identifying the AMC leaking source using the database of the spatial response probability distribution matrix of the sensor.

摘要翻译： 本公开提供了一种在晶圆厂中识别空气传播分子污染（AMC）泄漏源的方法。 该方法包括在晶圆厂中分布传感器，对晶圆厂中的空气流进行前向计算流体动力学（CFD）仿真，设置晶圆厂中空气流的前向CFD模拟的反向建模，建立数据库 使用工厂中的AMC测量数据的传感器的空间响应概率分布矩阵，以及使用传感器的空间响应概率分布矩阵的数据库来识别AMC泄漏源。

公开(公告)号：US08623468B2

公开(公告)日：2014-01-07

申请号：US13343857

申请日：2012-01-05

申请人： Su-Horng Lin ,  Lin-Jung Wu ,  Chi-Ming Yang ,  Chin-Hsiang Lin

发明人： Su-Horng Lin ,  Lin-Jung Wu ,  Chi-Ming Yang ,  Chin-Hsiang Lin

IPC分类号： H05H1/24

CPC分类号： C23C16/56 ,  C23C16/08 ,  C23C16/34 ,  C23C16/44 ,  H01L21/0332 ,  H01L21/32051

摘要： Methods of fabricating a metal hard mask and a metal hard mask fabricated by such methods are described. The method includes flowing at least one metal reactant gas into a reaction chamber configured to perform chemical vapor deposition (CVD), wherein the at least one metal reactant gas includes a metal-halogen gas or a metal-organic gas. The method further includes depositing a hard mask metal layer by CVD using the at least one metal reactant gas.

摘要翻译： 描述了通过这种方法制造金属硬掩模和金属硬掩模的方法。 该方法包括将至少一种金属反应物气体流入配置成执行化学气相沉积（CVD）的反应室，其中至少一种金属反应物气体包括金属卤素气体或金属有机气体。 该方法还包括使用至少一种金属反应物气体通过CVD沉积硬掩模金属层。