利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

32 条记录 (耗时 0.019 秒)

    SEMICONDUCTOR CHIP PACKAGE MANUFACTURING METHOD AND STRUCTURE THEREOF
    2.
    发明申请
    SEMICONDUCTOR CHIP PACKAGE MANUFACTURING METHOD AND STRUCTURE THEREOF 有权
    半导体芯片封装制造方法及结构

    公开(公告)号：US20080096321A1

    公开(公告)日：2008-04-24

    申请号：US11871319

    申请日：2007-10-12

    申请人： Chian-Chi LIN ,  Chih-Huang CHANG ,  Yueh-Lung LIN

    发明人： Chian-Chi LIN ,  Chih-Huang CHANG ,  Yueh-Lung LIN

    IPC分类号： H01L21/02

    CPC分类号： H01L27/14618 ,  H01L27/14632 ,  H01L27/14687 ,  H01L2224/02371 ,  H01L2924/15311

    摘要： A semiconductor chip package manufacturing method and a structure thereof are provided. The manufacturing method includes: providing a base having an image sensor chip and an encapsulant, in which the image sensor chip has pads and an active area; placing a transparent insulator on the active area; forming an insulation layer on an upper surface of the base; opening a plurality of openings to expose the pads; forming a plurality of through holes penetrating the insulation layer and the encapsulant outside of the image sensor chips; forming a metal layer on surfaces of the insulation layer, the openings, the pads and the through holes, and on a lower surface of the base, so as to extend the pads to the lower surface of the base; patterning the metal layer to expose a top area of the transparent insulator and remove a partial area of the metal layer on the lower surface of the base to form contacts; and sawing the base to form a package structure containing a single image sensor chip.

    摘要翻译： 提供半导体芯片封装的制造方法及其结构。 该制造方法包括：提供具有图像传感器芯片和密封剂的基座，其中图像传感器芯片具有焊盘和有源区域; 在有源区域放置透明绝缘体; 在所述基座的上表面上形成绝缘层; 打开多个开口以露出所述垫; 在所述图像传感器芯片外部形成穿过所述绝缘层和所述密封剂的多个通孔; 在绝缘层，开口，焊盘和通孔的表面上以及在基底的下表面上形成金属层，以将焊盘延伸到基座的下表面; 图案化金属层以暴露透明绝缘体的顶部区域并去除基底的下表面上的金属层的部分区域以形成接触; 并锯切基底以形成包含单个图像传感器芯片的封装结构。

    Three-dimensional package and method of making the same
    3.
    发明申请
    Three-dimensional package and method of making the same 有权
    三维包装及其制作方法

    公开(公告)号：US20070172986A1

    公开(公告)日：2007-07-26

    申请号：US11645177

    申请日：2006-12-26

    申请人： Min-Lung Huang ,  Wei-Chung Wang ,  Po-Jen Cheng ,  Kuo-Chung Yee ,  Ching-Huei Su ,  Jian-Wen Lo ,  Chian-Chi Lin

    发明人： Min-Lung Huang ,  Wei-Chung Wang ,  Po-Jen Cheng ,  Kuo-Chung Yee ,  Ching-Huei Su ,  Jian-Wen Lo ,  Chian-Chi Lin

    IPC分类号： H01L21/00

    CPC分类号： H01L25/0657 ,  H01L21/76898 ,  H01L25/50 ,  H01L2224/48145 ,  H01L2225/06506 ,  H01L2225/06524 ,  H01L2225/06541 ,  H01L2924/01019 ,  H01L2924/01078 ,  H01L2924/00012

    摘要： The present invention relates to a three-dimensional package and a method of making the same. The three-dimensional package structure comprises a first wafer, at least one first hole, a first isolation layer, a first conductive layer, a first metal, a first solder, a second wafer, at least one second hole, a second isolation layer, a second conductive layer, a second metal and a second space. The first wafer has at least one first pad and a first protection layer exposing the first pad. The first hole penetrates the first wafer. The first isolation layer is disposed on the side wall of the first hole. The lower end of the first conductive layer extends below the surface of the first wafer. The first metal is disposed in the first hole, and is electrically connected to the first pad via the first conductive layer. The first solder is disposed on the first metal in the first hole, wherein the melting point of the first solder is lower than that of the first metal. The second wafer has at least one second pad and a second protection layer exposing the second pad. The second hole penetrates the second wafer. The second isolation layer is disposed on the side wall of the second hole. The lower end of the second conductive layer extends below the surface of the second wafer and contacts the upper end of the first solder. The second metal is disposed in the second hole and is electrically connected to the second pad via the second conductive layer. The second space is disposed on the second metal in the second hole.

    摘要翻译： 本发明涉及三维包装及其制造方法。 三维封装结构包括第一晶片，至少一个第一孔，第一隔离层，第一导电层，第一金属，第一焊料，第二晶片，至少一个第二孔，第二隔离层， 第二导电层，第二金属和第二空间。 第一晶片具有至少一个第一焊盘和暴露第一焊盘的第一保护层。 第一个孔穿透第一个晶片。 第一隔离层设置在第一孔的侧壁上。 第一导电层的下端延伸到第一晶片的表面下方。 第一金属设置在第一孔中，并且经由第一导电层电连接到第一焊盘。 第一焊料设置在第一孔中的第一金属上，其中第一焊料的熔点低于第一焊料的熔点。 第二晶片具有至少一个第二焊盘和暴露第二焊盘的第二保护层。 第二孔穿透第二晶片。 第二隔离层设置在第二孔的侧壁上。 第二导电层的下端延伸到第二晶片的表面下方并接触第一焊料的上端。 第二金属设置在第二孔中，并通过第二导电层与第二焊盘电连接。 第二空间设置在第二孔中的第二金属上。

    Wire-bonding method for wire-bonding apparatus
    6.
    发明申请
    Wire-bonding method for wire-bonding apparatus 有权
    引线接合装置的接线方法

    公开(公告)号：US20080102539A1

    公开(公告)日：2008-05-01

    申请号：US11905868

    申请日：2007-10-05

    申请人： Ho-Ming Tong ,  Teck-Chong Lee ,  Chao-Fu Weng ,  Chian-Chi Lin ,  Chih-Nan Wei ,  Song-Fu Yang ,  Chia-Jung Tsai ,  Kao-Ming Su

    发明人： Ho-Ming Tong ,  Teck-Chong Lee ,  Chao-Fu Weng ,  Chian-Chi Lin ,  Chih-Nan Wei ,  Song-Fu Yang ,  Chia-Jung Tsai ,  Kao-Ming Su

    IPC分类号： H01L21/60

    CPC分类号： H01L24/93 ,  B23K20/004 ,  H01L2224/78901 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01033 ,  Y10S228/904

    摘要： A wire-bonding method for a wire-bonding apparatus is provided. The wire-bonding apparatus includes at least a first wire-bonder and a second wire-bonder for respectively bonding at least several first chips in a first region and several second chips in a second region on a substrate simultaneously. The wire-bonding method includes following steps. First, initial position coordinates of the first region and the second region are obtained. Next, it is determined whether a space between the first region and the second region is greater than a predetermined space. When the space between the first region and the second region is greater than the predetermined space, the first wire-bonder and the second wire-bonder respectively bond the first chips and the second chips simultaneously.

    摘要翻译： 提供了一种用于引线接合装置的引线接合方法。 引线接合装置至少包括第一引线接合器和第二引线接合器，用于分别在基板上的第一区域中的至少几个第一芯片和第二区域中的第二区域中的多个第二芯片接合。 引线键合方法包括以下步骤。 首先，获得第一区域和第二区域的初始位置坐标。 接下来，确定第一区域和第二区域之间的空间是否大于预定空间。 当第一区域和第二区域之间的空间大于预定空间时，第一引线接合器和第二引线接合器分别同时地接合第一芯片和第二芯片。