公开(公告)号：US06300202B1

公开(公告)日：2001-10-09

申请号：US09574732

申请日：2000-05-18

申请人： Christopher C. Hobbs ,  Rama I. Hegde ,  Phillip J. Tobin

发明人： Christopher C. Hobbs ,  Rama I. Hegde ,  Phillip J. Tobin

IPC分类号： H01L21336

CPC分类号： H01L21/28185 ,  H01L21/28035 ,  H01L21/2807 ,  H01L21/28088 ,  H01L21/28194 ,  H01L21/28202 ,  H01L21/3105 ,  H01L21/31111 ,  H01L21/31116 ,  H01L21/31122 ,  H01L21/32136 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/518

摘要： A method for forming a semiconductor device is disclosed in which a metal oxide gate dielectric layer is formed over a substrate. A gate electrode is then formed over the metal oxide layer thereby exposing a portion of the metal oxide layer. The exposed portion of the metal oxide gate dielectric layer is then chemically reduced to a metal or a metal hydride. The metal or metal hydride is then removed with a conventional wet etch or wet/dry etch combination. The metal oxide layer may include a metal element such as zirconium, tantalum, hafnium, titanium, or lanthanum and may further include an additional element such as silicon or nitrogen. Reducing the metal oxide layer may includes annealing the metal oxide gate dielectric layer in an ambient with an oxygen partial pressure that is less than a critical limit for oxygen desorption at a given temperature. In another embodiment, reducing the metal oxide gate dielectric layer may include annealing the metal oxide layer while supplying a hydrogen-containing precursor such as silane, ammonia, germane, hydrogen, and hydrazine to the metal oxide gate dielectric layer. The gate electrode may comprise a gate electrode stack that includes a titanium nitride layer over the metal oxide gate dielectric layer and a silicon-containing capping layer over the titanium nitride layer.

摘要翻译： 公开了一种用于形成半导体器件的方法，其中在衬底上形成金属氧化物栅极电介质层。 然后在金属氧化物层上形成栅电极，从而暴露金属氧化物层的一部分。 然后将金属氧化物栅介质层的暴露部分化学还原成金属或金属氢化物。 然后用常规的湿蚀刻或湿/干蚀刻组合去除金属或金属氢化物。 金属氧化物层可以包括诸如锆，钽，铪，钛或镧的金属元素，并且还可以包括另外的元素如硅或氮。 还原金属氧化物层可以包括在氧气分压下在金属氧化物栅极电介质层中退火，其氧分压小于在给定温度下氧解吸的临界极限。 在另一个实施方案中，还原金属氧化物栅极电介质层可以包括使金属氧化物层退火，同时向金属氧化物栅极电介质层供应诸如硅烷，氨，锗烷，氢和肼的含氢前体。 栅电极可以包括栅极电极堆叠，其在金属氧化物栅极介电层上方包括氮化钛层，并且在氮化钛层上方包含含硅覆盖层。

公开(公告)号：US06717226B2

公开(公告)日：2004-04-06

申请号：US10098706

申请日：2002-03-15

申请人： Rama I. Hegde ,  Joe Mogab ,  Philip J. Tobin ,  Hsing H. Tseng ,  Chun-Li Liu ,  Leonard J. Borucki ,  Tushar P. Merchant ,  Christopher C. Hobbs ,  David C. Gilmer

发明人： Rama I. Hegde ,  Joe Mogab ,  Philip J. Tobin ,  Hsing H. Tseng ,  Chun-Li Liu ,  Leonard J. Borucki ,  Tushar P. Merchant ,  Christopher C. Hobbs ,  David C. Gilmer

IPC分类号： H01L2976

CPC分类号： H01L21/28185 ,  H01L21/28194 ,  H01L21/28202 ,  H01L29/513 ,  H01L29/517 ,  H01L29/518

摘要： A transistor device has a gate dielectric with at least two layers in which one is hafnium oxide and the other is a metal oxide different from hafnium oxide. Both the hafnium oxide and the metal oxide also have a high dielectric constant. The metal oxide provides an interface with the hafnium oxide that operates as a barrier for contaminant penetration. Of particular concern is boron penetration from a polysilicon gate through hafnium oxide to a semiconductor substrate. The hafnium oxide will often have grain boundaries in its crystalline structure that provide a path for boron atoms. The metal oxide has a different structure than that of the hafnium oxide so that those paths for boron in the hafnium oxide are blocked by the metal oxide. Thus, a high dielectric constant is provided while preventing boron penetration from the gate electrode to the substrate.

摘要翻译： 晶体管器件具有至少两层的栅极电介质，其中一个是氧化铪，另一个是不同于氧化铪的金属氧化物。 氧化铪和金属氧化物也具有高介电常数。 金属氧化物提供与氧化铪的界面，其作为污染物渗透的屏障。 特别值得注意的是硼从多晶硅栅极渗透到氧化铪到半导体衬底。 氧化铪在其结晶结构中通常具有晶界，其提供硼原子的路径。 金属氧化物具有与氧化铪不同的结构，使得氧化铪中的硼的路径被金属氧化物阻挡。 因此，提供高介电常数，同时防止硼从栅电极渗透到基板。

公开(公告)号：US09076783B2

公开(公告)日：2015-07-07

申请号：US13849460

申请日：2013-03-22

申请人： Rama I. Hegde

发明人： Rama I. Hegde

IPC分类号： H01L23/495

CPC分类号： H01L23/49582 ,  H01L23/49503 ,  H01L23/49537 ,  H01L2924/0002 ,  H01L2924/00

摘要： Methods and systems are disclosed for selectively forming metal layers on lead frames after die attachment to improve electrical connections for areas of interest on lead frames, such as for example, lead fingers and down-bond areas. By selectively forming metal layers on areas of interest after die attachment, the disclosed embodiments help to eliminate anomalies and associated defects for the lead frames that may be caused by the die attachment process. A variety of techniques can be utilized for selectively forming one or more metal layers, and a variety of metal materials can be used (e.g., nickel, palladium, gold, silver, etc.). Further, cleaning can also be performed with respect to the areas of interest prior to selectively forming the one or more metal layers on areas of interest for the leaf frame.

摘要翻译： 公开了用于在管芯附接之后在引线框架上选择性地形成金属层的方法和系统，以改善引线框架（例如引线指和下键区域）上的感兴趣区域的电连接。 通过在管芯附接之后通过选择性地在感兴趣区域上形成金属层，所公开的实施例有助于消除可能由管芯附接过程引起的引线框架的异常和相关缺陷。 各种技术可以用于选择性地形成一个或多个金属层，并且可以使用各种金属材料（例如，镍，钯，金，银等）。 此外，在选择性地形成叶框架的感兴趣区域上的一个或多个金属层之前，也可以相对于感兴趣的区域进行清洁。

公开(公告)号：US20130328137A1

公开(公告)日：2013-12-12

申请号：US13493814

申请日：2012-06-11

申请人： Rama I. Hegde

发明人： Rama I. Hegde

IPC分类号： H01L21/283 ,  H01L29/78 ,  H01L21/31

CPC分类号： H01L29/517 ,  H01L21/28088 ,  H01L21/28176 ,  H01L29/4966 ,  H01L29/513

摘要： A semiconductor fabrication method includes forming a gate dielectric stack on a semiconductor substrate and annealing the gate dielectric stack. Forming the stack may include depositing a first layer of a metal-oxide dielectric on the substrate, forming a refractory metal silicon nitride on the first layer, and depositing a second layer of the metal-oxide dielectric on the refractory metal silicon nitride. Depositing the first layer may include depositing a metal-oxide dielectric, such as HfO2, using atomic layer deposition. Forming the refractory metal silicon nitride film may include forming a film of tantalum silicon nitride using a physical vapor deposition process. Annealing the gate dielectric stack may include annealing the gate dielectric stack in an oxygen-bearing ambient at approximately 750 C for 10 minutes or less. In one embodiment, annealing the dielectric stack includes annealing the dielectric stack for approximately 60 seconds at a temperature of approximately 500 C.

摘要翻译： 一种半导体制造方法包括在半导体衬底上形成栅极电介质叠层并退火栅极电介质叠层。 形成堆叠可以包括在衬底上沉积金属氧化物电介质的第一层，在第一层上形成难熔金属氮化硅，以及在难熔金属氮化硅上沉积金属氧化物电介质的第二层。 沉积第一层可以包括使用原子层沉积沉积诸如HfO 2的金属氧化物电介质。 形成难熔金属氮化硅膜可以包括使用物理气相沉积工艺形成氮化硅钽膜。 对栅极电介质堆叠进行退火可以包括在大约750℃下在含氧环境中退火10分钟或更短的栅极电介质叠层。 在一个实施例中，电介质堆叠的退火包括在大约500℃的温度下退火介电堆叠大约60秒。

公开(公告)号：US20110308080A1

公开(公告)日：2011-12-22

申请号：US12818536

申请日：2010-06-18

申请人： Rama I. Hegde

发明人： Rama I. Hegde

IPC分类号： H05K3/36 ,  G01N31/00

CPC分类号： H05K3/3436 ,  H01L22/12 ,  H01L24/16 ,  H01L24/48 ,  H01L2224/0401 ,  H01L2224/05644 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/48091 ,  H01L2224/48465 ,  H01L2224/73204 ,  H01L2224/81444 ,  H01L2224/81908 ,  H01L2224/85444 ,  H01L2224/859 ,  H01L2924/00014 ,  H01L2924/01046 ,  H01L2924/01079 ,  H01L2924/14 ,  H01L2924/15311 ,  H05K3/244 ,  H05K2201/10515 ,  H05K2203/162 ,  Y02P70/613 ,  Y10T29/4913 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

摘要： A method of testing a contact structure including exposing a gold layer of at least one contact structure of a support structure to a solution including glacial acetic acid and nitric acid; and determining a porosity of the gold layer of at least one contact structure after the exposing.

摘要翻译： 一种测试接触结构的方法，包括将支撑结构的至少一个接触结构的金层暴露于包括冰醋酸和硝酸的溶液; 以及确定曝光后至少一个接触结构的金层的孔隙率。

公开(公告)号：US08921176B2

公开(公告)日：2014-12-30

申请号：US13493814

申请日：2012-06-11

申请人： Rama I. Hegde

发明人： Rama I. Hegde

IPC分类号： H01L21/28

CPC分类号： H01L29/517 ,  H01L21/28088 ,  H01L21/28176 ,  H01L29/4966 ,  H01L29/513

摘要： A semiconductor fabrication method includes forming a gate dielectric stack on a semiconductor substrate and annealing the gate dielectric stack. Forming the stack may include depositing a first layer of a metal-oxide dielectric on the substrate, forming a refractory metal silicon nitride on the first layer, and depositing a second layer of the metal-oxide dielectric on the refractory metal silicon nitride. Depositing the first layer may include depositing a metal-oxide dielectric, such as HfO2, using atomic layer deposition. Forming the refractory metal silicon nitride film may include forming a film of tantalum silicon nitride using a physical vapor deposition process. Annealing the gate dielectric stack may include annealing the gate dielectric stack in an oxygen-bearing ambient at approximately 750 C for 10 minutes or less. In one embodiment, annealing the dielectric stack includes annealing the dielectric stack for approximately 60 seconds at a temperature of approximately 500 C.

摘要翻译： 一种半导体制造方法包括在半导体衬底上形成栅极电介质叠层并退火栅极电介质叠层。 形成堆叠可以包括在衬底上沉积第一层金属氧化物电介质，在第一层上形成难熔金属氮化硅，以及在难熔金属氮化硅上沉积金属氧化物电介质的第二层。 沉积第一层可以包括使用原子层沉积沉积诸如HfO 2的金属氧化物电介质。 形成难熔金属氮化硅膜可以包括使用物理气相沉积工艺形成氮化硅钽膜。 对栅极电介质堆叠进行退火可以包括在大约750℃下在含氧环境中退火10分钟或更短的栅极电介质叠层。 在一个实施例中，电介质堆叠的退火包括在大约500℃的温度下退火介电堆叠大约60秒。

公开(公告)号：US08440507B1

公开(公告)日：2013-05-14

申请号：US13400405

申请日：2012-02-20

申请人： Rama I. Hegde

发明人： Rama I. Hegde

IPC分类号： H01L21/44

CPC分类号： H01L21/4835 ,  H01L23/49582 ,  H01L24/97 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/48471 ,  H01L2924/15747 ,  H01L2924/181 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012

摘要： A packaged electronic component and method of forming. The packaged electronic component is formed with a lead frame. The lead frame includes at least one silver structure. The silver structure attracts sulfur so as to inhibit sulfur contamination on the rest of the lead frame. In one example, the silver of the at least one silver structure has an average grain size thickness of one micron or less. In one embodiment, a sulfur removal process can be performed to remove sulfur from the silver structure.

摘要翻译： 一种封装的电子元件及其成型方法。 封装的电子部件形成有引线框架。 引线框架包括至少一个银结构。 银结构吸引硫以便阻止引线框架的其余部分上的硫污染。 在一个实例中，至少一种银结构的银具有1微米或更小的平均晶粒尺寸厚度。 在一个实施方案中，可以进行除硫工艺以从银结构中除去硫。

公开(公告)号：US20090035928A1

公开(公告)日：2009-02-05

申请号：US11830331

申请日：2007-07-30

申请人： Rama I. Hegde ,  Srikanth B. Samavedam

发明人： Rama I. Hegde ,  Srikanth B. Samavedam

IPC分类号： H01L21/3205

CPC分类号： H01L29/517 ,  H01L21/28088 ,  H01L21/28185 ,  H01L21/28194 ,  H01L21/28202 ,  H01L21/3105 ,  H01L29/4908 ,  H01L29/6659 ,  H01L29/66772 ,  H01L29/7833

摘要： A method of making a semiconductor device includes making a gate dielectric with an overlying gate electrode. The semiconductor device is made over a semiconductor layer. A high-k dielectric comprising hafnium zirconate is deposited over the semiconductor layer. The high-k dielectric is annealed at a temperature between 650 degrees Celsius and 850 degrees Celsius in an ambient comprising hydrogen and nitrogen. The gate electrode is formed on the high-k dielectric. The high-k dielectric function is for use in the gate dielectric. One affect is to improve the transistor performance while retaining or even improving the level of gate leakage.

摘要翻译： 制造半导体器件的方法包括用覆盖的栅电极制作栅极电介质。 半导体器件在半导体层上制成。 在半导体层上沉积包含锆酸铪的高k电介质。 在包含氢和氮的环境中，高k电介质在650摄氏度和850摄氏度之间的温度下退火。 栅电极形成在高k电介质上。 高k介质功能用于栅极电介质。 一个影响是提高晶体管性能，同时保持或甚至提高栅极泄漏的水平。

公开(公告)号：US07439105B2

公开(公告)日：2008-10-21

申请号：US11366279

申请日：2006-03-02

申请人： Rama I. Hegde

发明人： Rama I. Hegde

IPC分类号： H01L21/335

CPC分类号： H01L29/517 ,  H01L21/28088 ,  H01L21/28194 ,  H01L29/4966

摘要： A gate electrode (202) for a transistor including a metal gate structure (207) containing zirconium and a polycrystalline silicon cap (209) located there over. The metal gate structure (207) is located over a gate dielectric (205). The zirconium inhibits diffusion of silicon from the cap to the metal gate structure and gate dielectric. In one embodiment, the gate dielectric is a high K dielectric.

摘要翻译： 一种用于晶体管的栅极（202），其包括含有锆的金属栅极结构（207）和位于其上的多晶硅帽（209）。 金属栅极结构（207）位于栅极电介质（205）的上方。 锆抑制硅从帽到金属栅极结构和栅极电介质的扩散。 在一个实施例中，栅极电介质是高K电介质。

公开(公告)号：US06187682B1

公开(公告)日：2001-02-13

申请号：US09084276

申请日：1998-05-26

申请人： Dean J. Denning ,  Rama I. Hegde ,  Sam S. Garcia ,  Robert W. Fiordalice

发明人： Dean J. Denning ,  Rama I. Hegde ,  Sam S. Garcia ,  Robert W. Fiordalice

IPC分类号： H01L21311

CPC分类号： H01L21/76843 ,  C23C14/022 ,  C23C14/358 ,  H01L21/02046 ,  H01L21/28518 ,  H01L21/2855 ,  H01L21/31116 ,  H01L21/32136 ,  H01L21/32137 ,  H01L21/76804 ,  H01L21/76807 ,  H01L21/76814 ,  Y10S438/913

摘要： A method for insitu performing a cleaning operation along with a physical sputtering operation begins by placing a wafer (26) into a chamber (12). A plasma (30) is generated within the chamber (12) using an inert, noble, or reducing gas. The gas is ionized to form ions (32) within the plasma (30). Power is provided to various components (16, 22, and 24) within the chamber (12) to ensure that the ions (32) are accelerated towards the wafer (26) during first stages of wafer processing. This acceleration of the ions (32) towards the wafer (26) will clean a surface of the wafer (26). Following this cleaning operation, power supplied within the chamber (12) is altered to accelerate the ions (32) into a reverse direction so that the ions (32) impact a sputter target (20). Due to ionic bombardment of the target (20), a material is sputtered onto a clean surface of the wafer (26) in an insitu manner.

摘要翻译： 将物理溅射操作连同执行清洁操作的方法开始于将晶片（26）放入室（12）中。 使用惰性，贵重或还原气体在室（12）内产生等离子体（30）。 气体被离子化以在等离子体（30）内形成离子（32）。 功率被提供到腔室（12）内的各种部件（16,22和24），以确保离子（32）在晶片处理的第一阶段期间朝向晶片（26）加速。 离子（32）朝向晶片（26）的加速将清洁晶片（26）的表面。 在该清洁操作之后，改变在室（12）内供应的功率以将离子（32）加速到相反方向，使得离子（32）撞击溅射靶（20）。 由于靶（20）的离子轰击，材料以本体的方式溅射到晶片（26）的清洁表面上。