公开(公告)号：US20050012148A1

公开(公告)日：2005-01-20

申请号：US10619699

申请日：2003-07-15

申请人： Philip Hower ,  John Lin ,  Sameer Pendharkar ,  Steven Jensen

发明人： Philip Hower ,  John Lin ,  Sameer Pendharkar ,  Steven Jensen

IPC分类号： H01L23/482 ,  H01L29/06 ,  H01L29/417 ,  H01L29/45 ,  H01L29/49 ,  H01L29/73 ,  H01L29/78 ,  H01L29/76

CPC分类号： H01L29/7816 ,  H01L23/4824 ,  H01L24/05 ,  H01L24/06 ,  H01L29/0692 ,  H01L29/0696 ,  H01L29/41758 ,  H01L29/456 ,  H01L29/4933 ,  H01L29/73 ,  H01L29/7824 ,  H01L2224/04042 ,  H01L2224/05553 ,  H01L2224/48463 ,  H01L2224/4911 ,  H01L2924/1305 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/00

摘要： Segmented transistor devices are provided, wherein contiguous individual transistor segments extend along corresponding segment axes, in which two or more of the segment axes are at a non-zero angle with respect to one another. The segmentation of the transistor provides a high overall device aspect ratio which may be easily fit into pre-existing circuit blocks or cells in a device layout, thereby facilitating device scaling.

摘要翻译： 提供了分段晶体管器件，其中相邻的单独晶体管​​段沿着相应的分段轴线延伸，其中两个或多个分段轴线相对于彼此处于非零角度。 晶体管的分割提供了高的整体器件纵横比，其可以容易地装配到器件布局中的预先存在的电路块或单元中，从而有助于器件缩放。

公开(公告)号：US20070029611A1

公开(公告)日：2007-02-08

申请号：US11195283

申请日：2005-08-02

申请人： Tony Phan ,  William Loftin ,  John Lin ,  Philip Hower

发明人： Tony Phan ,  William Loftin ,  John Lin ,  Philip Hower

IPC分类号： H01L21/84 ,  H01L27/12

CPC分类号： H01L27/1203 ,  H01L21/743 ,  H01L21/76838

摘要： The present invention provides an integrated circuit and a method of manufacture therefore. The integrated circuit (100, 1000), in one embodiment without limitation, includes a dielectric layer (120, 1020) located over a wafer substrate (110, 1010), and a semiconductor substrate (130, 1030) located over the dielectric layer (120, 1020), the semiconductor substrate (130, 1030) having one or more transistor devices (140, 1040) located therein or thereon. The integrated circuit (100, 1000) may further include an interconnect (170, 1053) extending entirely through the semiconductor substrate (130, 1030) and the dielectric layer (120, 1020), thereby electrically contacting the wafer substrate (110, 1010).

摘要翻译： 因此，本发明提供一种集成电路及其制造方法。 在一个实施例中，集成电路（100,1000）没有限制地包括位于晶片衬底（110,1010）之上的电介质层（120,1020），以及位于介电层上的半导体衬底（130,1030） 120,120），具有位于其中或其上的一个或多个晶体管器件（140,1040）的半导体衬底（130,1030）。 集成电路（100,1000）还可以包括完全延伸穿过半导体衬底（130,1030）和介电层（120,1020）的互连（170,1053），从而与晶片衬底（110,1010）电接触， 。

公开(公告)号：US20070045732A1

公开(公告)日：2007-03-01

申请号：US11196087

申请日：2005-08-03

申请人： John Lin ,  Tony Phan ,  Philip Hower ,  William Loftin ,  Martin Mollat

发明人： John Lin ,  Tony Phan ,  Philip Hower ,  William Loftin ,  Martin Mollat

IPC分类号： H01L27/12

CPC分类号： H01L27/1203 ,  H01L21/743 ,  H01L21/84 ,  H01L23/481 ,  H01L23/5226 ,  H01L23/535 ,  H01L2924/0002 ,  H01L2924/00

摘要： The present invention provides an integrated circuit and a method of manufacture therefor. The integrated circuit (100), in one embodiment without limitation, includes a dielectric layer (120) located over a wafer substrate (110), and a semiconductor substrate (130) located over the dielectric layer (120), the semiconductor substrate (130) having one or more transistor devices (160) located therein or thereon. The integrated circuit (100) may further include an interconnect (180) extending entirely through the semiconductor substrate (130) and the dielectric layer (120), thereby electrically contacting the wafer substrate (110), and one or more isolation structures (150) extending entirely through the semiconductor substrate (130) to the dielectric layer (120).

摘要翻译： 本发明提供一种集成电路及其制造方法。 在一个实施例中，集成电路（100）在没有限制的情况下包括位于晶片衬底（110）之上的电介质层（120）和位于电介质层（120）上的半导体衬底（130），半导体衬底 ）具有位于其中或其上的一个或多个晶体管器件（160）。 集成电路（100）还可以包括完全延伸穿过半导体衬底（130）和电介质层（120）的互连（180），从而电接触晶片衬底（110）和一个或多个隔离结构（150） 完全延伸穿过半导体衬底（130）到介电层（120）。

公开(公告)号：US20070012958A1

公开(公告)日：2007-01-18

申请号：US11534395

申请日：2006-09-22

申请人： Philip Hower ,  David Walch ,  John Lin ,  Steven Merchant

发明人： Philip Hower ,  David Walch ,  John Lin ,  Steven Merchant

IPC分类号： H01L21/337

CPC分类号： H01L29/808 ,  H01L29/1066

摘要： A Junction Field Effect Transistor (JFET) can be fabricated with a well region that include a channel region having an average dopant concentration substantially less the average doping concentration of the remaining portions of the well region. The lower average doping concentration of channel region compared to the remaining portions of the well region reduces the pinch-off voltage of the JFET.

摘要翻译： 结型场效应晶体管（JFET）可以制造具有阱区，阱区包括平均掺杂剂浓度基本上小于阱区的剩余部分的平均掺杂浓度的沟道区。 与阱区域的其余部分相比，沟道区域的较低平均掺杂浓度降低了JFET的夹断电压。

公开(公告)号：US20090096033A1

公开(公告)日：2009-04-16

申请号：US11873205

申请日：2007-10-16

申请人： Sameer P. Pendharkar ,  John Lin ,  Philip Hower ,  Steven L. Merchant

发明人： Sameer P. Pendharkar ,  John Lin ,  Philip Hower ,  Steven L. Merchant

IPC分类号： H01L29/94 ,  H01L21/8238

CPC分类号： H01L21/8249 ,  H01L21/76232 ,  H01L27/0623

摘要： A semiconductor device comprising a first transistor device on or in a semiconductor substrate and a second transistor device on or in the substrate. The device further comprises an insulating trench located between the first transistor device and the second transistor device. At least one upper corner of the insulating trench is a rounded corner in a lateral plane of the substrate.

摘要翻译： 一种半导体器件，包括半导体衬底上或半导体衬底中的第一晶体管器件和衬底上或衬底中的第二晶体管器件。 该器件还包括位于第一晶体管器件和第二晶体管器件之间的绝缘沟槽。 绝缘沟槽的至少一个上角是衬底的横向平面中的圆角。

公开(公告)号：US20050285157A1

公开(公告)日：2005-12-29

申请号：US10874479

申请日：2004-06-23

申请人： Philip Hower ,  David Walch ,  John Lin ,  Steven Merchant

发明人： Philip Hower ,  David Walch ,  John Lin ,  Steven Merchant

IPC分类号： H01L21/337 ,  H01L29/10 ,  H01L29/80 ,  H01L29/808

CPC分类号： H01L29/808 ,  H01L29/1066

摘要： A Junction Field Effect Transistor (JFET) can be fabricated with a well region that include a channel region having an average dopant concentration substantially less the average doping concentration of the remaining portions of the well region. The lower average doping concentration of channel region compared to the remaining portions of the well region reduces the pinch-off voltage of the JFET.

摘要翻译： 结型场效应晶体管（JFET）可以制造具有阱区，阱区包括平均掺杂剂浓度基本上小于阱区的剩余部分的平均掺杂浓度的沟道区。 与阱区域的其余部分相比，沟道区域的较低平均掺杂浓度降低了JFET的夹断电压。

公开(公告)号：US20060292771A1

公开(公告)日：2006-12-28

申请号：US11168047

申请日：2005-06-28

申请人： Steven Merchant ,  Philip Hower ,  Scott Paiva

发明人： Steven Merchant ,  Philip Hower ,  Scott Paiva

IPC分类号： H01L21/337

CPC分类号： H01L29/7835 ,  H01L29/66659

摘要： A high voltage field effect transistor device is fabricated. A substrate is provided. Isolation structures and well regions are formed therein. Drain well regions are formed within the well regions. An n-type channel stop resist mask is formed. N-type channel stop regions and n-type surface channel regions are formed. A p-type channel stop resist mask is formed. P-type channel stop regions and p-type surface channel regions are then formed. A dielectric layer is formed over the surface channel regions. Source regions are formed within the well regions. Drain regions are formed within the drain well regions. Back gate regions are formed within the well regions. Top gates are formed on the dielectric layer overlying the surface channel regions.

摘要翻译： 制造高电压场效应晶体管器件。 提供基板。 在其中形成隔离结构和阱区。 排水井区域形成在井区域内。 形成n型通道阻挡掩模。 形成N型沟道截止区域和n型表面沟道区域。 形成p型通道阻挡掩模。 然后形成P型沟道停止区域和p型表面沟道区域。 在表面通道区域上形成电介质层。 源区域形成在阱区域内。 漏极区域形成在漏极阱区域内。 在阱区中形成背栅区。 在覆盖表面通道区域的电介质层上形成顶部栅极。

公开(公告)号：US20050255655A1

公开(公告)日：2005-11-17

申请号：US11179857

申请日：2005-07-12

申请人： Philip Hower ,  Taylor Efland

发明人： Philip Hower ,  Taylor Efland

IPC分类号： H01L27/085 ,  H01L21/336 ,  H01L29/08 ,  H01L29/10 ,  H01L29/417 ,  H01L29/423 ,  H01L29/45 ,  H01L29/78

CPC分类号： H01L29/7816 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/41766 ,  H01L29/42368 ,  H01L29/456 ,  H01L29/66689

摘要： An improved n-channel integrated lateral DMOS (10) in which a buried body region (30), beneath and self-aligned to the source (18) and normal body diffusions, provides a low impedance path for holes emitted at the drain region (16). This greatly reduces secondary electron generation, and accordingly reduces the gain of the parasitic PNP bipolar device. The reduced regeneration in turn raises the critical field value, and hence the safe operating area.

摘要翻译： 改进的n沟道集成横向DMOS（10），其中在源极（18）下方并自对准并且正常体扩散的掩埋体区域（30）为漏极区域处发射的空穴提供低阻抗路径（ 16）。 这大大减少了二次电子产生，从而降低了寄生PNP双极器件的增益。 减少的再生反过来提高了临界场值，从而提高了安全操作面积。