利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

900 条记录 (耗时 0.025 秒)

    Semiconductor device
    1.
    发明授权
    Semiconductor device 失效
    半导体器件

    公开(公告)号：US5818081A

    公开(公告)日：1998-10-06

    申请号：US656288

    申请日：1996-07-01

    申请人： Tadahiro Ohmi ,  Tadashi Shibata ,  Hideo Kosaka ,  Takeo Yamashita

    发明人： Tadahiro Ohmi ,  Tadashi Shibata ,  Hideo Kosaka ,  Takeo Yamashita

    IPC分类号： G06G7/60 ,  G06N3/063 ,  G11C27/00 ,  H01L21/8247 ,  H01L27/10 ,  H01L27/115 ,  H01L29/423 ,  H01L29/788 ,  H01L29/792 ,  H01L29/76

    CPC分类号： G11C27/005 ,  G06N3/063 ,  G06N3/0635 ,  H01L29/42324 ,  H01L29/7881

    摘要： Synapse can be formed from a smaller number of elements in a low-power semiconductor device, which realize a highly integrated neural network. Precise modifications of synapse weighting become possible and a neuron computer chip of a practical level can be accomplished. The semiconductor device includes a first electrode for charge injection, connected to a floating gate through a first insulating film; a second electrode for applying programming pulses, connected to the floating gate through a second insulating film, and a MOS transistor using the floating gate as its gate electrode, wherein the charge supplied from the source electrode of the MOS transistor sets the potential at the first electrode to a predetermined value determined by the potential of the floating gate, and charges are transferred between the floating gate and the first electrode through the first insulating film by applying a predetermined pulsating voltage to the second electrode.

    摘要翻译： PCT No.PCT / JP94 / 02000 Sec。 371日期：1996年7月1日 102（e）日期1996年7月1日PCT 1994年11月29日PCT PCT。 公开号WO95 / 15580 日期1995年6月8日可以在低功率半导体器件中由较少数量的元件形成，这实现了高度集成的神经网络。 突触加权的精确修改成为可能，并且可以实现具有实用水平的神经元计算机芯片。 半导体器件包括用于电荷注入的第一电极，通过第一绝缘膜连接到浮置栅极; 用于施加通过第二绝缘膜连接到浮置栅极的编程脉冲的第二电极和使用浮置栅极作为其栅电极的MOS晶体管，其中从MOS晶体管的源极提供的电荷将第一 电极到由浮置栅极的电位确定的预定值，并且通过对第二电极施加预定的脉动电压，电荷通过第一绝缘膜在浮置栅极和第一电极之间传递。

    Semiconductor circuit using feedback to latch multilevel data
    3.
    发明授权
    Semiconductor circuit using feedback to latch multilevel data 失效
    半导体电路使用反馈来锁存多电平数据

    公开(公告)号：US5973535A

    公开(公告)日：1999-10-26

    申请号：US666506

    申请日：1996-10-15

    申请人： Tadashi Shibata ,  Tadahiro Ohmi ,  Takeo Yamashita

    发明人： Tadashi Shibata ,  Tadahiro Ohmi ,  Takeo Yamashita

    IPC分类号： G06F3/05 ,  G06F15/18 ,  G06G7/60 ,  G06N3/06 ,  G06N3/063 ,  G11C27/00 ,  H01L21/8234 ,  H01L27/088 ,  H03K3/3568 ,  H03K19/20 ,  H03M1/12 ,  H03M1/36 ,  H03M1/80 ,  H03K5/08

    CPC分类号： G06N3/0635 ,  G11C27/005 ,  H03K3/3568 ,  H03M1/36 ,  H03M1/802

    摘要： A simple semiconductor circuit by which analog data or multilevel data can be fetched and stored. The circuit receives a first signal and converts the first signal into a second signal composed of multilevel. The second signal is fed back to the circuit. The circuit is constituted of a first circuit which converts the first signal into a signal group composed of multiple quantized signals and second circuit which converts the signal group into the second signal. In addition, the first or/and second circuits are constituted of one or more neuron MOS transistors.

    摘要翻译： PCT No.PCT / JP94 / 02258 Sec。 371日期：1996年6月28日 102（e）日期1996年6月28日PCT 1994年12月27日PCT PCT。 WO95 / 18488 PCT公开 日期1995年7月6日简单的半导体电路可以获取和存储模拟数据或多级数据。 电路接收第一信号并将第一信号转换成由多电平组成的第二信号。 第二个信号被反馈回电路。 电路由将第一信号转换为由多个量化信号组成的信号组的第一电路和将信号组转换为第二信号的第二电路构成。 此外，第一或/和第二电路由一个或多个神经元MOS晶体管构成。

    Semiconductor circuit
    4.
    发明授权
    Semiconductor circuit 失效
    半导体电路

    公开(公告)号：US5784018A

    公开(公告)日：1998-07-21

    申请号：US702689

    申请日：1996-08-12

    申请人： Tadahiro Ohmi ,  Takeo Yamashita ,  Tadashi Shibata

    发明人： Tadahiro Ohmi ,  Takeo Yamashita ,  Tadashi Shibata

    IPC分类号： G11C11/56 ,  G11C27/00 ,  H03M1/12

    CPC分类号： G11C27/005 ,  G11C11/5621 ,  G11C11/54 ,  G11C2211/5611 ,  G11C7/16

    摘要： The invention provides a semiconductor circuit which can fetch and store analog and multilevel data by using a simple circuit. The invention also provides a multilevel memory which can freely change the number of quantizing levels by using external signals. This semiconductor circuit comprises a first circuit which converts first signals into a group of quantized signals, a second circuit which converts the signal group into second multilevel signals, and structure which feeds back the second signals to the first circuit as first signals. The semiconductor circuit further has a structure to electrically separates at least one signal included in the signal group from the input of the second circuit, and structure which feeds back the second signals to the input of the second circuit instead of the signal previously separated.

    摘要翻译： PCT No.PCT / JP95 / 00204 Sec。 371日期：1996年8月12日 102（e）日期1996年8月12日PCT提交1995年2月14日PCT公布。 WO95 / 22146 PCT公开号 日期：1995年8月17日本发明提供一种半导体电路，其可以通过使用简单的电路来获取和存储模拟和多电平数据。 本发明还提供一种可以通过使用外部信号自由地改变量化电平数量的多电平存储器。 该半导体电路包括将第一信号转换成一组量化信号的第一电路，将信号组转换成第二多电平信号的第二电路，以及将第二信号作为第一信号反馈到第一电路的结构。 半导体电路还具有将包括在信号组中的至少一个信号与第二电路的输入电隔离的结构，以及将第二信号反馈到第二电路的输入而不是先前分离的信号的结构。

    Data sorting circuit
    7.
    发明授权
    Data sorting circuit 失效
    数据分类电路

    公开(公告)号：US5822497A

    公开(公告)日：1998-10-13

    申请号：US507467

    申请日：1995-09-29

    申请人： Tadahiro Ohmi ,  Tadashi Shibata ,  Takeo Yamashita

    发明人： Tadahiro Ohmi ,  Tadashi Shibata ,  Takeo Yamashita

    IPC分类号： G06F7/02 ,  G06F7/24 ,  G06G7/60 ,  G06N3/063 ,  G11C15/04 ,  H01L27/10 ,  H03K19/00 ,  H03K19/0948 ,  G06F15/18

    CPC分类号： G06F7/24 ,  G06N3/0635

    摘要： A device comprising invertor circuit group including two or more invertor circuits formed by neuron MOS transistors; means for applying a first signal voltage common to the two or more invertors of the invertor circuit group to a first input gate of the invertor circuit; means for applying a given second signal to one or more second input gates other than the first input gate of the invertor circuits; a delay circuit for transmitting the variation of the output voltage of at least one of the invertor circuits of the invertor circuit group with a time delay generated by used of the variation with time of the signal voltage of either or both of the first and second signal voltages; a transistor whose ON and OFF is controlled by the signal transmitted from the delay circuit; storage circuits taking in signals by the ON and OFF of the transistor; and means for executing a given logical operation with respect to the output voltage signals generated by the invertor circuit group. The device has a function of storing the result of the logical operation in the storage circuit.

    摘要翻译： PCT No.PCT / JP94 / 00262 Sec。 371 1995年9月29日第 102（e）1995年9月29日PCT PCT 1994年2月22日PCT公布。 公开号WO94 / 19760 日期1994年9月1日包括由神经元MOS晶体管形成的包括两个或更多个反相器电路的逆变器电路组的器件; 用于将所述逆变器电路组的两个或更多个反相器公共的第一信号电压施加到所述逆变器电路的第一输入门的装置; 用于将给定的第二信号施加到除了逆变器电路的第一输入门之外的一个或多个第二输入门的装置; 延迟电路，用于通过使用随着第一和第二信号中的任一个或第二信号的信号电压的时间的变化而产生的时间延迟来发送反相器电路组的至少一个反相器电路的输出电压的变化 电压; 晶体管的ON和OFF由从延迟电路发送的信号控制; 存储电路通过晶体管的导通和截止来接收信号; 以及用于对由逆变器电路组产生的输出电压信号执行给定逻辑运算的装置。 该装置具有将逻辑运算的结果存储在存储电路中的功能。

    Semiconductor integrated circuit, delay-locked loop having the same circuit, self-synchronizing pipeline type system, voltage-controlled oscillator, and phase-locked loop
    8.
    发明授权
    Semiconductor integrated circuit, delay-locked loop having the same circuit, self-synchronizing pipeline type system, voltage-controlled oscillator, and phase-locked loop 失效
    半导体集成电路，具有相同电路的延迟锁定环路，自同步管线型系统，压控振荡器和锁相环

    公开(公告)号：US06459312B2

    公开(公告)日：2002-10-01

    申请号：US09919926

    申请日：2001-08-02

    申请人： Katsuhisa Ogawa ,  Tadahiro Ohmi ,  Tadashi Shibata

    发明人： Katsuhisa Ogawa ,  Tadahiro Ohmi ,  Tadashi Shibata

    IPC分类号： H03L700

    CPC分类号： H03K3/0315 ,  H03K3/354 ,  H03K5/133 ,  H03K2005/00045 ,  H03L7/0812 ,  H03L7/0995 ,  H03L2207/06

    摘要： The problem of increase in jitter amounts against increase in delay amounts is solved by a circuit wherein a signal input terminal is connected through a first capacitor to an input terminal of a sense amplifier, a control input terminal is connected through a second capacitor to the input terminal of the sense amplifier, and a common connection point between the input terminal of the sense amplifier and the first and second capacitors is a floating node, and wherein a signal applied through the signal input terminal to the input terminal of the sense amplifier is vertically shifted by a control signal applied to the control input terminal, at least, near a determination threshold of the sense amplifier, thereby controlling a delay amount of an output.

    摘要翻译： 通过其中信号输入端子通过第一电容器连接到读出放大器的输入端的电路来解决抖动量增加与延迟量增加的问题，控制输入端子通过第二电容器连接到输入端 读出放大器的端子和读出放大器的输入端与第一和第二电容器之间的公共连接点是浮动节点，并且其中通过信号输入端施加到读出放大器的输入端的信号是垂直的 至少在感测放大器的判定阈值附近，施加到控制输入端子的控制信号移位，从而控制输出的延迟量。

    Semiconductor integrated circuit for parallel signal processing
    9.
    发明授权
    Semiconductor integrated circuit for parallel signal processing 失效
    半导体集成电路并行信号处理

    公开(公告)号：US6127852A

    公开(公告)日：2000-10-03

    申请号：US110014

    申请日：1998-07-02

    申请人： Katsuhisa Ogawa ,  Tadahiro Ohmi ,  Tadashi Shibata

    发明人： Katsuhisa Ogawa ,  Tadahiro Ohmi ,  Tadashi Shibata

    IPC分类号： G01D1/12 ,  G06G7/12 ,  G06G7/122 ,  H01L21/8238 ,  H01L27/092 ,  H01L29/78 ,  H03D1/00

    CPC分类号： G06G7/122

    摘要： To retrieve analog signals at high precision by a maximum or minimum position detection parallel signal processing circuit, a plurality of circuit units in each of which a gate of a transistor is connected to a signal input terminal through first capacitive means, a common connecting point of the gate and the first capacitive means is connected to one terminal side of second capacitive means, and control means, for fluctuating a voltage on the other terminal side of the second capacitive means so as to further increase or decrease a drain current in correspondence to an increase or decrease in the drain current is connected between the drain and the other terminal side of the second capacitive means are provided, a source of each transistor of the plurality of circuit units is commonly connected and is connected to a constant current source, and the maximum or minimum voltage position detection with respect to a signal voltage which is applied to each signal input terminal is performed by a voltage on the other terminal side of the second capacitive means.

    摘要翻译： 为了通过最大或最小位置检测并行信号处理电路以高精度检索模拟信号，通过第一电容装置将晶体管的栅极连接到信号输入端的多个电路单元中的多个电路单元， 栅极和第一电容装置连接到第二电容装置的一个端子侧，以及控制装置，用于使第二电容装置的另一个端子侧的电压波动，以进一步增加或减少对应于 在第二电容装置的漏极和另一个端子侧之间连接漏极电流的增加或减少，多个电路单元中的每个晶体管的源极共同连接并连接到恒定电流源，并且 执行相对于施加到每个信号输入端子的信号电压的最大或最小电压位置检测 通过第二电容装置的另一个端子侧的电压。

    Semiconductor arithmetic apparatus
    10.
    发明授权
    Semiconductor arithmetic apparatus 失效
    半导体运算装置

    公开(公告)号：US6115725A

    公开(公告)日：2000-09-05

    申请号：US14644

    申请日：1998-01-28

    申请人： Tadashi Shibata ,  Tadahiro Ohmi ,  Akira Nataka ,  Tatsuo Morimoto ,  Masahiro Konda

    发明人： Tadashi Shibata ,  Tadahiro Ohmi ,  Akira Nataka ,  Tatsuo Morimoto ,  Masahiro Konda

    IPC分类号： G06T9/00 ,  H03M7/30 ,  G06F7/00 ,  H04N7/12

    CPC分类号： H03M7/3082 ,  G06T9/008 ,  H04N19/94

    摘要： The real time compression of moving images employing vector quantization is realized using simple hardware and with an optimal compression ratio with respect to the communication line capacity employed. In the operating system, which is provided with a first mechanism (202), comprising a plurality of groups of numerical values, a second mechanism (201), a first circuit (206), a second circuit (206), and a third circuit (210), the second circuit comprises a plurality of fourth circuits divided into two or more groups (210-213, 219, and 301), the fourth circuits have a plurality of input terminals and at least one output terminal, and a mechanism is provided having a structure wherein various signals expressing degrees of similarity are inputted into the plurality of input terminals, only that signal having the largest degree of similarity among the variety of signals expressing degrees of similarity which are inputted is outputted from the output terminal, and the output signal of a predetermined first group among the two or more groups is inputted into an input terminal of a second group, whereby only one first vector having the largest degree of similarity is selected.

    摘要翻译： 使用矢量量化的运动图像的实时压缩是使用简单的硬件和相对于所采用的通信线路容量的最佳压缩比来实现的。 在具有第一机构（202）的操作系统中，包括多组数值，第二机构（201），第一电路（206），第二电路（206）和第三电路 （210），所述第二电路包括分成两组或更多组（210-213,219和301）的多个第四电路，所述第四电路具有多个输入端子和至少一个输出端子，并且机构是 具有这样的结构，其中表示相似度的各种信号被输入到多个输入端，只有表示输入的相似度的各种信号之间具有最大相似程度的信号从输出端输出， 将两个以上组中的预定第一组的输出信号输入到第二组的输入端，由此仅选择具有最大相似度的一个第一矢量。