公开(公告)号：WO2017153194A1

公开(公告)日：2017-09-14

申请号：PCT/EP2017/054490

申请日：2017-02-27

Applicant: IMEC VZW

Inventor： PARASCHIV, Vasile ,  VECCHIO, Guglielma ,  VELOSO, Anabela

IPC: H01L21/321 ,  H01L29/06 ,  H01L21/3213 ,  H01L21/311

CPC classification number: H01L21/32115 ,  H01L21/31122 ,  H01L21/32136 ,  H01L29/0676

Abstract: The present invention discloses a method for providing a tungsten layer on a substrate surface (101) and thereafter covering the as-formed tungsten layer (103) with a planarized material (107) having an etch rate similar to the etch rate of tungsten (103); and thereafter etching the planarized material (107) and top part of the as-formed tungsten layer (103) until all the planarized material (107) is removed.

Abstract translation: 本发明公开了一种用于在衬底表面（101）上提供钨层并随后用具有类似蚀刻速率的平坦化材料（107）覆盖所形成的钨层（103）的方法 到钨（103）的蚀刻速率; 然后蚀刻平整的材料（107）和形成的钨层（103）的顶部，直到所有的平面化材料（107）被除去。

公开(公告)号：WO2017059017A1

公开(公告)日：2017-04-06

申请号：PCT/US2016/054348

申请日：2016-09-29

Applicant: APPLIED MATERIALS, INC.

Inventor： AGARWAL, Ankur

IPC: H01L21/3065 ,  H01L21/3213 ,  H01L21/02 ,  H05H1/46

CPC classification number: H01L21/30655 ,  B05D1/62 ,  B05D5/083 ,  C23C16/45544 ,  C23C16/458 ,  C23C16/505 ,  H01J37/32082 ,  H01J37/32165 ,  H01J37/32174 ,  H01J37/32715 ,  H01J37/32816 ,  H01J2237/334 ,  H01L21/0212 ,  H01L21/02274 ,  H01L21/0228 ,  H01L21/31116 ,  H01L21/31122 ,  H01L21/67069

Abstract: Methods and apparatus for processing substrates are provided. In some embodiments, methods of processing substrates includes: (a) providing a process gas comprising a polymer-forming gas and an etching gas between a first electrode and a second electrode within the processing volume, wherein the first electrode is opposite the second electrode; (b) applying a first voltage waveform from a first RF power source to the second electrode to form a plasma from the process gas, wherein the plasma has a first ion energy to deposit a polymer layer directly atop a dielectric layer of the substrate; and (c) adjusting the first voltage waveform to a second voltage waveform to increase an ion energy of the plasma from the first ion energy to a second ion energy, wherein the plasma at the second ion energy ceases to deposit the polymer layer and proceeds to etch the polymer layer and the dielectric layer.

Abstract translation: 提供了处理基板的方法和装置。 在一些实施例中，处理衬底的方法包括：（a）在处理体积内提供包括聚合物形成气体和蚀刻气体的工艺气体，其中第一电极和第二电极在第二电极之间; （b）将来自第一RF电源的第一电压波形施加到第二电极以形成来自处理气体的等离子体，其中所述等离子体具有第一离子能量以将聚合物层直接沉积在所述衬底的介电层的顶部; 和（c）将第一电压波形调整到第二电压波形，以将等离子体的离子能量从第一离子能量增加到第二离子能量，其中在第二离子能量处的等离子体停止沉积聚合物层并进行到 蚀刻聚合物层和电介质层。

公开(公告)号：WO2016160104A1

公开(公告)日：2016-10-06

申请号：PCT/US2016/014366

申请日：2016-01-21

Applicant: APPLIED MATERIALS, INC.

Inventor： LEE, Gene ,  CHEN, Lucy

IPC: H01L21/027

CPC classification number: H01L21/31133 ,  C23C16/50 ,  C23C16/52 ,  H01L21/02274 ,  H01L21/0332 ,  H01L21/31116 ,  H01L21/31122 ,  H01L21/31144 ,  H01L21/67069 ,  H01L27/1157 ,  H01L27/11575 ,  H01L27/11582

Abstract: A hard mask layer is deposited on a feature layer over a substrate. The hard mask layer comprises an organic mask layer. An opening in the organic mask layer is formed using a first gas comprising a halogen element at a first temperature greater than a room temperature to expose a portion of the feature layer. In one embodiment, a gas comprising a halogen element is supplied to a chamber. An organic mask layer on an insulating layer over a substrate is etched using the halogen element at a first temperature to form an opening to expose a portion of the insulating layer.

Abstract translation: 硬掩模层沉积在衬底上的特征层上。 硬掩模层包括有机掩模层。 在大于室温的第一温度下，使用包含卤素元素的第一气体形成有机掩模层中的开口，以暴露特征层的一部分。 在一个实施方案中，将包含卤素元素的气体供应到室。 使用卤素元素在第一温度下蚀刻在衬底上的绝缘层上的有机掩模层，以形成露出绝缘层的一部分的开口。

公开(公告)号：WO2016022702A1

公开(公告)日：2016-02-11

申请号：PCT/US2015/043832

申请日：2015-08-05

Applicant: TOKYO ELECTRON LIMITED ,  TOKYO ELECTRON U.S. HOLDINGS, INC.

Inventor： MOHANTY, Nihar

IPC: H01L21/027

CPC classification number: H01L21/31122 ,  H01L21/02057 ,  H01L21/31116 ,  H01L21/31144 ,  H01L21/32136 ,  H01L21/32139

Abstract: The disclosure relates to methods for a multi-step plasma process to remove metal hard mask layer from an underlying hard mask layer that may be used to implement a sub-lithographic integration scheme. The sub-lithographic integration scheme may include iteratively patterning several features into the metal hard mask layer that may be transferred to the hard mask layer. However, the iterative process may leave remnants of previous films on top of the metal hard mask that may act as mini-masks that may interfere with the pattern transfer to the hard mask layer. One approach to remove the mini-masks may be to use a two-step plasma process that removes the mini-mask using a first gas mixture ratio of a carbon-containing gas and a chlorine-containing gas. The remaining metal hard mask layer may be removed using a second gas mixture ratio of the carbon-containing gas and the chlorine-containing gas.

Abstract translation: 本公开涉及用于从可用于实现亚光刻积分方案的下面的硬掩模层去除金属硬掩模层的多级等离子体工艺的方法。 亚光刻积分方案可以包括将可能被转移到硬掩模层的金属硬掩模层的几个特征迭代地构图。 然而，迭代过程可能会将先前膜的残余物留在金属硬掩模之上，金属硬掩模可能作为可能干扰图案转移到硬掩模层的微型掩模。 去除微型掩模的一种方法可以是使用两步骤等离子体工艺，其使用含碳气体和含氯气体的第一气体混合比来除去微型掩模。 可以使用含碳气体和含氯气体的第二气体混合比来除去剩余的金属硬掩模层。

公开(公告)号：WO2015177972A1

公开(公告)日：2015-11-26

申请号：PCT/JP2015/002282

申请日：2015-04-28

Applicant: SONY CORPORATION

Inventor： AKHTAR, Kamran ,  DUTTA, Ashim ,  SCHRINSKY, Alex J. ,  TRAPP, Shane J.

IPC: H01L21/768 ,  C23C8/04 ,  C23C8/08 ,  H01L45/00

CPC classification number: H01L45/1666 ,  C23C8/04 ,  C23C8/08 ,  H01L21/02063 ,  H01L21/02074 ,  H01L21/31122 ,  H01L21/321 ,  H01L21/76814 ,  H01L21/76885 ,  H01L45/085 ,  H01L45/14 ,  H01L45/16

Abstract: Various embodiments of the present invention are directed to a method for passivating a metal line (300, 301, 302, 310), e.g. a memory cell and a source line of a CBRAM, prior to removing a masking layer (106) in order to prevent oxidation of the metal line. The method includes exposing and reacting the metal line (e.g. copper) with a fluorine based etchant so as to form a protective film (400) composed of CuFx.

Abstract translation: 本发明的各种实施例涉及一种用于钝化金属线（300,301,302,310）的方法，例如， 存储单元和CBRAM的源极线之前，在去除掩模层（106）以防止金属线的氧化之前。 该方法包括用氟基蚀刻剂使金属线（例如铜）暴露和反应，以形成由CuFx组成的保护膜（400）。

公开(公告)号：WO2015103358A1

公开(公告)日：2015-07-09

申请号：PCT/US2014/072929

申请日：2014-12-31

Applicant: APPLIED MATERIALS, INC.

Inventor： LEI, Yu ,  GANDIKOTA, Srinivas ,  GANGULI, Seshadri ,  ZHENG, Bo ,  JAKKARAJU, Rajkumar ,  SALINAS, Martin Jeff ,  SCHMIEGE, Benjamin

IPC: H01L21/205

CPC classification number: H01L21/0228 ,  C23C16/45551 ,  H01L21/0217 ,  H01L21/02175 ,  H01L21/02183 ,  H01L21/02186 ,  H01L21/02194 ,  H01L21/28562 ,  H01L21/31116 ,  H01L21/31122 ,  H01L21/32051 ,  H01L21/32136

Abstract: Provided are atomic layer deposition methods to deposit a film using a circular batch processing chamber with a plurality of sections separated by gas curtains so that each section independently has a process condition.

Abstract translation: 提供了使用具有由气帘分开的多个部分的圆形间歇处理室沉积膜的原子层沉积方法，使得每个部分独立地具有工艺条件。

公开(公告)号：WO2015069613A1

公开(公告)日：2015-05-14

申请号：PCT/US2014/063786

申请日：2014-11-04

Applicant: MATTSON TECHNOLOGY, INC.

Inventor： DIAO, Li ,  PHANVU, HaiAu ,  VANIAPURA, Vijay Matthew

IPC: H01L21/8247 ,  H01L21/205

CPC classification number: H01L21/31122 ,  H01J37/321 ,  H01J37/32357 ,  H01J37/32422 ,  H01L21/31144 ,  H01L27/11563

Abstract: A method for removing a doped amorphous carbon mask from a semiconductor substrate is disclosed. The method comprises generating a plasma to be used in treating the substrate, wherein the plasma comprises an oxygen containing gas, a halogen containing gas, and a hydrogen containing gas; and treating the substrate by exposing the substrate to the plasma. The doped amorphous carbon mask can be a boron doped amorphous carbon mask or a nitrogen doped amorphous carbon mask. The method can result in a mask removal rate ranging from about 1,000 ngstrms/minute to about 12,000 ngstrms/minute. Further, gases can be applied to the substrate before plasma treatment, after plasma treatment, or both to reduce the amount of defects or pinholes found in the substrate film.

Abstract translation: 公开了从半导体衬底去除掺杂的非晶碳掩模的方法。 该方法包括产生待用于处理衬底的等离子体，其中等离子体包含含氧气体，含卤素气体和含氢气体; 以及通过将衬底暴露于等离子体来处理衬底。 掺杂的非晶碳掩模可以是硼掺杂的无定形碳掩模或氮掺杂的无定形碳掩模。 该方法可导致掩模去除速率范围为约1,000ng / ms至约12,000ng / ms。 此外，可以在等离子体处理之前，等离子体处理之后或两者中将气体施加到基板上，以减少在基板膜中发现的缺陷或针孔的量。

公开(公告)号：WO2015027080A2

公开(公告)日：2015-02-26

申请号：PCT/US2014/052127

申请日：2014-08-21

Applicant: NORTHROP GRUMMAN SYSTEMS CORPORATION ,  THE GOVERNMENT OF THE UNITED STATES OF AMERICA, as represented by THE SECRETARY OF THE NAVY ,  THE REGENTS OF THE UNIVERSITY OF CALIFORNIA, A CALIFORNIA CORPORATION

Inventor： HOBART, Karl, D. ,  FEYGELSON, Tatyana, I. ,  IMHOFF, Eugene, A. ,  ANDERSON, Travis, J. ,  CALDWELL, Joshua, D. ,  KOEHLER, Andrew, D. ,  PATE, Bradford, B. ,  TADJER, Marko, J. ,  SANDHU, Rajinder, S. ,  GAMBIN, Vincent ,  LEWIS, Gregory ,  SMORCHKOVA, Ioulia ,  GOORSKY, Mark ,  MCKAY, Jeff

IPC: H01L29/66

CPC classification number: H01L29/66462 ,  H01L21/02115 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/0254 ,  H01L21/3065 ,  H01L21/31122 ,  H01L21/76802 ,  H01L23/367 ,  H01L23/3677 ,  H01L23/3732 ,  H01L29/1602 ,  H01L29/2003 ,  H01L29/778 ,  H01L2924/0002 ,  H01L2924/00

Abstract: A method for fabricating a semiconductor device, such as a GaN high electron mobility transistor (HEMT) device, including etching a thermal via into a back-side of a semiconductor substrate and depositing a diamond nucleation seed layer across the back-side of the substrate. The method further includes coating the diamond nucleation with a mask layer and removing mask material outside of the thermal via on the planar portions of the back-side of the substrate. The method includes removing portions of the diamond nucleation layer on the planar portions and then removing the remaining portion of the mask material in the thermal via. The method then includes depositing a bulk diamond layer within the thermal via on the remaining portion of the diamond nucleation layer so that diamond only grows in the thermal via and not on the planar portions of the substrate.

Abstract translation: 一种用于制造诸如GaN高电子迁移率晶体管（HEMT）器件的半导体器件的方法，该方法包括：将热通孔蚀刻到半导体衬底的背侧中;以及沉积金刚石成核种子层 穿过衬底的背面。 该方法进一步包括用掩模层涂覆金刚石成核并且在衬底的背侧的平面部分上去除热通孔外部的掩模材料。 该方法包括去除平面部分上的金刚石成核层的部分，然后去除热通孔中的掩模材料的剩余部分。 然后该方法包括在热通孔内在金刚石成核层的剩余部分上沉积体块金刚石层，使得金刚石仅在热通道中生长而不在衬底的平面部分上生长。

公开(公告)号：WO2013114870A1

公开(公告)日：2013-08-08

申请号：PCT/JP2013/000487

申请日：2013-01-30

Applicant: 東京エレクトロン株式会社

Inventor： 秋元　敏和 ,  河南　博

IPC: H01L21/3065 ,  H01L21/205 ,  H01L21/304 ,  H05H1/00 ,  H05H1/46

CPC classification number: H01L21/67069 ,  H01J37/32926 ,  H01J37/32972 ,  H01L21/3065 ,  H01L21/31122 ,  H01L21/31138 ,  H01L21/32139 ,  H01L22/10 ,  H01L22/20 ,  H05H1/0037 ,  H05H1/46 ,  H05H2001/463

Abstract: 【課題】１回の枚葉プラズマ処理の中でプラズマプロセスのゆらぎやばらつきを精緻に抑制する。 【解決手段】ＯＥＳ計測部１１０は、各ステップの終了時または終了直後に分光計測値ＭＯＥＳ i を出力する。ＣＤ推定部１４０は、推定モデル記憶部１４２より取り込むＣＤ推定モデルＡＭ i と分光計測値ＭＯＥＳ i とを用いて各ステップ分のＣＤ推定値ＡＣＤ i を求める。プロセス制御部１３２は、次のステップにおいて、レシピ記憶部１３６より取り込んだ次のステップ分のプロセス条件設定値ＰＣ i+1 および制御モデル記憶部１３８より取り込んだ次のステップ分のプロセス制御モデルＣＭ i+1 に加えて、ＣＤ推定部１４０より受け取った前ステップ分のＣＤ推定値ＡＣＤ i を制御対象１３０の自動制御に用いる。

Abstract translation: [问题]精确地抑制一次性片状等离子体处理中的等离子体处理中的波动和不均匀。 [解决方案] OES测量单元（110）在每个步骤完成之后或之后输出光谱测量值（MOESi）。 CD估计单元（140）使用从估计模型存储单元（142）引入的光谱测量值（MOESi）和CD估计模型（AMi）来找出每个步骤的CD估计值（ACDi）。 在对要被控制的被摄体（130）的自动控制中，处理控制单元（132）使用从CD估计单元（140）获取的用于下一步骤的前一步骤的CD估计值（ACDi） 除了从配方存储单元（136）引入的下一步骤的处理条件设定值（PCi + 1）以及从控制引入的下一步骤的处理控制模型（CMi + 1） 模型存储单元（138）。

公开(公告)号：WO2013070570A1

公开(公告)日：2013-05-16

申请号：PCT/US2012/063651

申请日：2012-11-06

Applicant: APPLIED MATERIALS, INC. ,  LEE, Kwangduk, Douglas ,  RATHI, Sudha ,  CHAN, Chiu ,  SEAMONS, Martin, J. ,  KIM, Bok, Hoen

Inventor： LEE, Kwangduk, Douglas ,  RATHI, Sudha ,  CHAN, Chiu ,  SEAMONS, Martin, J. ,  KIM, Bok, Hoen

IPC: H01L21/302

CPC classification number: H01L21/6704 ,  C23C16/0245 ,  H01L21/02063 ,  H01L21/31122 ,  H01L21/31144 ,  H01L21/76814

Abstract: Embodiments of the invention generally relate to methods of removing and/or cleaning a substrate surface having different material layers disposed thereon using water vapor plasma treatment. In one embodiment, a method for cleaning a surface of a substrate includes positioning a substrate into a processing chamber, the substrate having a dielectric layer disposed thereon forming openings on the substrate, exposing the dielectric layer disposed on the substrate to water vapor supplied into the chamber to form a plasma in the water vapor, maintaining a process pressure in the chamber at between about 1 Torr and about 120 Torr, and cleaning the contact structure formed on the substrate.

Abstract translation: 本发明的实施方案一般涉及使用水蒸气等离子体处理去除和/或清洁其上设置有不同材料层的衬底表面的方法。 在一个实施例中，一种用于清洁衬底的表面的方法包括将衬底定位到处理室中，所述衬底具有设置在其上的电介质层，形成在衬底上的开口，将设置在衬底上的介电层暴露于供应到衬底 在水蒸气中形成等离子体，将腔室中的处理压力保持在约1托至约120托之间，并清洁形成在基底上的接触结构。