公开(公告)号：CN103443925B

公开(公告)日：2016-03-09

申请号：CN201180060905.2

申请日：2011-12-22

Applicant: 三菱电机株式会社

Inventor： 渡边宽 ,  油谷直毅 ,  中木义幸 ,  大塚健一

IPC: H01L29/47 ,  H01L29/872

CPC classification number: H01L29/872 ,  H01L27/0207 ,  H01L29/0619 ,  H01L29/0623 ,  H01L29/1608 ,  H01L29/6606

Abstract: 本发明的目的在于提供一种能够实现漏电流的降低、导通电阻的降低以及进行开关时的高速动作的半导体装置。本发明是具备在普通单元（6）的排列中散布接触单元（7）的单元排列的半导体装置，具备n+型半导体基板（1）上的n-型半导体层（2）、埋没于n-型半导体层（2）内的p型埋入层（5）以及形成在普通单元（6）、接触单元（7）各自的中央部的p型表面层（4），在接触单元（7）中，p型埋入层（5）与p型表面层（4）接触，还具备形成在接触单元（7）的p型表面层（4）之上的p+型接触层（8）以及在n-型半导体层（2）之上形成肖特基结并与p+型接触层（8）形成欧姆结的阳极电极（3），p型埋入层（5）与阳极电极（3）经由p型表面层（4）和p+型接触层（8）连接。

公开(公告)号：CN102859696B

公开(公告)日：2015-07-22

申请号：CN201180020961.3

申请日：2011-04-07

Applicant: 三菱电机株式会社

Inventor： 三浦成久 ,  中田修平 ,  大塚健一 ,  渡边昭裕 ,  渡边宽

IPC: H01L29/12 ,  H01L29/06 ,  H01L29/78

CPC classification number: H01L29/1608 ,  H01L29/0615 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/1602 ,  H01L29/2003 ,  H01L29/66045 ,  H01L29/66068 ,  H01L29/66712 ,  H01L29/781 ,  H01L29/7811

Abstract: 本发明的目的在于提供一种反馈电容小、且开关损耗低的半导体装置。本发明的半导体装置具备：半导体基板（20）；漂移层（21），形成于半导体基板（20）表面上；第1阱区域（41），在漂移层（21）表面形成了多个；源极区域（80），是形成于各第1阱区域（41）表面的区域，将由该区域和漂移层（21）夹住的各第1阱区域（41）表面规定为沟道区域；栅电极（50），从沟道区域上到漂移层（21）上隔着栅极绝缘膜（30）形成；以及第2阱区域（43），在栅电极（50）下的漂移层（21）内部埋设，并且与相互相邻的各第1阱区域（41）的各个连接地形成。

公开(公告)号：CN101978502B

公开(公告)日：2012-11-14

申请号：CN200980109708.8

申请日：2009-03-12

Applicant: 三菱电机株式会社

Inventor： 渡边宽 ,  油谷直毅 ,  大塚健一 ,  黑田研一 ,  今泉昌之 ,  松野吉德

IPC: H01L29/47 ,  H01L29/06 ,  H01L29/78 ,  H01L29/872

CPC classification number: H01L29/872 ,  H01L21/0495 ,  H01L24/05 ,  H01L29/0619 ,  H01L29/1608 ,  H01L29/6606 ,  H01L2924/12032 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2924/00

Abstract: 在设置了JTE层的终端结构中，在半导体层与绝缘膜的界面存在的能级以及缺陷、或者绝缘膜中或从外部通过绝缘膜而浸入至半导体界面的微量的外来杂质成为泄漏电流的产生源以及屈服点，使耐压劣化。本发明的半导体器件具备：在n+型半导体基板(1)上成膜的n-型半导体层(2)；在n-型半导体层上形成的作为肖特基电极而发挥功能的第一电极(3)；在第一电极的端部(3E)及其周边的n-型半导体层表面形成的第一p型半导体层的GR层(4)；在n-型半导体层的表面(2S)与GR层离开间隔地在GR层的周围环状地配置的槽(9)的底部(9B)以及侧面(9S)形成的由第二p型半导体层构成的JTE层(5)；以覆盖GR层和JTE层的方式设置的绝缘膜(7)；以及在n+型半导体基板的背面形成的作为欧姆电极的第二电极(6)。

公开(公告)号：CN101978502A

公开(公告)日：2011-02-16

申请号：CN200980109708.8

申请日：2009-03-12

Applicant: 三菱电机株式会社

Inventor： 渡边宽 ,  油谷直毅 ,  大塚健一 ,  黑田研一 ,  今泉昌之 ,  松野吉德

IPC: H01L29/47 ,  H01L29/06 ,  H01L29/78 ,  H01L29/872

CPC classification number: H01L29/872 ,  H01L21/0495 ,  H01L24/05 ,  H01L29/0619 ,  H01L29/1608 ,  H01L29/6606 ,  H01L2924/12032 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2924/00

Abstract: 在设置了JTE层的终端结构中，在半导体层与绝缘膜的界面存在的能级以及缺陷、或者绝缘膜中或从外部通过绝缘膜而浸入至半导体界面的微量的外来杂质成为泄漏电流的产生源以及屈服点，使耐压劣化。本发明的半导体器件具备：在n+型半导体基板(1)上成膜的n-型半导体层(2)；在n-型半导体层上形成的作为肖特基电极而发挥功能的第一电极(3)；在第一电极的端部(3E)及其周边的n-型半导体层表面形成的第一p型半导体层的GR层(4)；在n-型半导体层的表面(2S)与GR层离开间隔地在GR层的周围环状地配置的槽(9)的底部(9B)以及侧面(9S)形成的由第二p型半导体层构成的JTE层(5)；以覆盖GR层和JTE层的方式设置的绝缘膜(7)；以及在n+型半导体基板的背面形成的作为欧姆电极的第二电极(6)。

公开(公告)号：CN113875018B

公开(公告)日：2024-04-02

申请号：CN201980096756.1

申请日：2019-05-29

Applicant: 三菱电机株式会社

Inventor： 小西和也 ,  樽井阳一郎 ,  丹羽弘树 ,  冈部博明 ,  渡边宽

IPC: H01L29/739 ,  H01L21/336 ,  H01L29/12 ,  H01L29/78

Abstract: 提供用于抑制回跳现象并且抑制平坦化工序中的集电极层的去除的技术。本申请说明书公开的技术所涉及的半导体装置具备：漂移层的下表面的一部分中的第1导电类型的漏极层、漂移层的下表面的一部分中的多个第2导电类型的集电极层以及在漂移层的下表面的一部分被多个集电极层夹着的第1导电类型的虚设层，虚设层的被多个集电极层夹着的方向即第1方向上的宽度比漏极层的第1方向上的宽度窄。

公开(公告)号：CN106256024A

公开(公告)日：2016-12-21

申请号：CN201480078514.7

申请日：2014-12-15

Applicant: 三菱电机株式会社

Inventor： 海老原洪平 ,  小山皓洋 ,  纐缬英典 ,  长江明美 ,  川原洸太朗 ,  渡边宽 ,  田口健介 ,  日野史郎

IPC: H01L29/872 ,  H01L29/06 ,  H01L29/12 ,  H01L29/47 ,  H01L29/78

Abstract: 其目的在于提供一种能够缓和开关时的电场来提高元件耐压的碳化硅半导体装置。碳化硅半导体装置(100)具备：场绝缘膜(3)，形成于碳化硅基板(1)的表面上；第一表面电极(4)，搭载于场绝缘膜(3)而形成；第二表面电极(5)，覆盖第一表面电极(4)并超过第一表面电极(4)的外周端而延伸到场绝缘膜(3)上；以及第二导电类型的终端阱区域(2)，在碳化硅基板(1)内延伸到比第二表面电极(5)的外周端更靠外周侧的位置，第二表面电极(5)的外周端和场绝缘膜(3)的内周端的距离小于对第二表面电极(5)的外周下端施加的电场强度与构成场绝缘膜(3)或者表面保护(6)的绝缘材料的绝缘破坏强度中的较小的绝缘破坏强度相等时的第二表面电极(5)的外周端和场绝缘膜(3)的内周端的距离。

公开(公告)号：CN103262248B

公开(公告)日：2016-07-13

申请号：CN201180059464.4

申请日：2011-12-05

Applicant: 三菱电机株式会社

Inventor： 香川泰宏 ,  古川彰彦 ,  日野史郎 ,  渡边宽 ,  今泉昌之

IPC: H01L29/78 ,  H01L29/12

CPC classification number: H01L29/063 ,  H01L29/0623 ,  H01L29/0696 ,  H01L29/1045 ,  H01L29/105 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/2003 ,  H01L29/41741 ,  H01L29/41766 ,  H01L29/41775 ,  H01L29/4236 ,  H01L29/42376 ,  H01L29/4238 ,  H01L29/66068 ,  H01L29/6631 ,  H01L29/66348 ,  H01L29/66522 ,  H01L29/66666 ,  H01L29/66727 ,  H01L29/66734 ,  H01L29/7397 ,  H01L29/7811 ,  H01L29/7813 ,  H01L29/7827

Abstract: 提供一种能够防止在关断时流入栅电极的沟槽底部的保护扩散层的位移电流所引起的栅绝缘膜的破坏，同时使单元间距变窄而提高电流密度的沟槽栅型的半导体装置。该半导体装置具备埋入到贯通基区3的沟槽5的栅电极7。栅电极7在俯视时配设为格子状，在其底部的漂移层2a形成保护扩散层13。由栅电极7划分的至少一个区段是在整体形成了沟槽5的保护触点区域20。在保护触点区域20，配设连接沟槽5的底部的保护扩散层13和源电极9的保护触点21。

公开(公告)号：CN103460386B

公开(公告)日：2016-06-22

申请号：CN201280014798.4

申请日：2012-03-12

Applicant: 三菱电机株式会社

Inventor： 大塚健一 ,  渡边宽

IPC: H01L29/06 ,  H01L21/02 ,  H01L21/265 ,  H01L21/336 ,  H01L29/12 ,  H01L29/47 ,  H01L29/78 ,  H01L29/872

CPC classification number: H01L21/26506 ,  H01L21/046 ,  H01L23/544 ,  H01L29/0615 ,  H01L29/0657 ,  H01L29/0661 ,  H01L29/0692 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/6606 ,  H01L29/66068 ,  H01L29/7395 ,  H01L29/7811 ,  H01L29/872 ,  H01L2223/5442 ,  H01L2223/54426 ,  H01L2223/54453 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 在制造半导体装置的终端构造时，存在离子注入的工序或者光刻工序的数量增加而制造成本增加的情况。为了解决该问题，提供一种半导体装置，具备：n型的漂移层，形成于半导体基板上；元件区域，形成于漂移层的表层部；凹槽部，从元件区域隔开规定的间隔在外侧的漂移层中环状地形成；以及p型的杂质区域，从凹槽部的底部到凹槽部的内侧被形成，相比于有凹槽部的部位，在无凹槽部的部位更厚。

公开(公告)号：CN102396069B

公开(公告)日：2014-05-07

申请号：CN200980158694.9

申请日：2009-09-01

Applicant: 三菱电机株式会社

Inventor： 松野吉德 ,  大塚健一 ,  油谷直毅 ,  黑田研一 ,  渡边宽 ,  鹿间省三

IPC: H01L29/47 ,  H01L21/265 ,  H01L29/872

CPC classification number: H01L21/046 ,  H01L21/0495 ,  H01L29/1608 ,  H01L29/6606 ,  H01L29/872

Abstract: 本发明的目的在于提供一种可以缩短牺牲氧化膜的去除所需的时间，并且可以降低对炭化硅层的表面的损伤的炭化硅肖特基二极管的制造方法。该炭化硅半导体的制造方法具备：(a)对具有(0001)硅面或者(000-1)碳面的炭化硅层进行离子注入的工序；(b)对离子注入后的所述炭化硅层进行活性化退火的工序；(c)通过干蚀刻去除活性化退火后的所述炭化硅层的表层的工序；(d)对干蚀刻后的所述炭化硅层的表层进行牺牲氧化来形成牺牲氧化膜的工序；以及(e)通过湿蚀刻去除所述牺牲氧化膜的工序。

公开(公告)号：CN103443925A

公开(公告)日：2013-12-11

申请号：CN201180060905.2

申请日：2011-12-22

Applicant: 三菱电机株式会社

Inventor： 渡边宽 ,  油谷直毅 ,  中木义幸 ,  大塚健一

IPC: H01L29/47 ,  H01L29/872

CPC classification number: H01L29/872 ,  H01L27/0207 ,  H01L29/0619 ,  H01L29/0623 ,  H01L29/1608 ,  H01L29/6606

Abstract: 本发明的目的在于提供一种能够实现漏电流的降低、导通电阻的降低以及进行开关时的高速动作的半导体装置。本发明是具备在普通单元（6）的排列中散布接触单元（7）的单元排列的半导体装置，具备n+型半导体基板（1）上的n-型半导体层（2）、埋没于n-型半导体层（2）内的p型埋入层（5）以及形成在普通单元（6）、接触单元（7）各自的中央部的p型表面层（4），在接触单元（7）中，p型埋入层（5）与p型表面层（4）接触，还具备形成在接触单元（7）的p型表面层（4）之上的p+型接触层（8）以及在n-型半导体层（2）之上形成肖特基结并与p+型接触层（8）形成欧姆结的阳极电极（3），p型埋入层（5）与阳极电极（3）经由p型表面层（4）和p+型接触层（8）连接。