半导体器件及其形成方法
    14.
    发明公开

    公开(公告)号:CN115775794A

    公开(公告)日:2023-03-10

    申请号:CN202210798602.0

    申请日:2022-07-06

    Abstract: 实施例通过器件的各个非有源部件提供稳压电源布线。在一个实施例中,这样的非有源部件包括可以形成在管芯堆叠件的密封材料中的通孔壁。在另一个实施例中,这样的非有源部件包括形成在管芯堆叠件上方的散热部件。在另一个实施例中,这样的非有源部件包括与管芯多维数据集相邻附接的伪通孔块。又一些其它实施例可以无限制地组合这些实施例的部件。本申请的实施例还涉及半导体器件及其形成方法。

    形成管芯堆叠件的方法及集成电路结构

    公开(公告)号:CN111799228A

    公开(公告)日:2020-10-20

    申请号:CN202010250523.7

    申请日:2020-04-01

    Abstract: 方法包括减薄器件管芯的半导体衬底,以露出延伸至半导体衬底中的衬底通孔;以及形成第一再分布结构,形成第一再分布结构包括在半导体衬底上方形成第一多个介电层,以及在第一多个介电层中形成第一多个再分布线。第一多个再分布线电连接至衬底通孔。该方法还包括将第一存储器管芯放置在第一再分布结构上方,以及在第一再分布结构上方形成第一多个金属柱。第一多个金属柱电连接至第一多个再分布线。将第一存储器管芯密封在第一密封剂中。在第一多个金属柱和第一存储器管芯上方形成电连接至第一多个金属柱和第一存储器管芯的第二多个再分布线。本发明的实施例还涉及形成管芯堆叠件的方法及集成电路结构。

    具有用于减少串扰的屏蔽结构的半导体器件

    公开(公告)号:CN109216324A

    公开(公告)日:2019-01-15

    申请号:CN201810693005.5

    申请日:2018-06-29

    Abstract: 方法包括将管芯嵌入在模制材料内;在模制材料和管芯上方形成第一介电层;在第一介电层的远离管芯的上表面上方形成导线;以及在第一介电层和导线上方形成第二介电层。该方法还包括形成穿过第一介电层或第二介电层延伸的第一沟槽开口,其中,第一沟槽开口的纵向轴线与导线的纵向轴线平行,并且其中,没有导电部件在第一沟槽开口的底部处暴露;以及用导电材料填充第一沟槽开口以形成第一接地沟槽。本发明的实施例还涉及具有用于减少串扰的屏蔽结构的半导体器件。

Patent Agency Ranking