一种优化电容与差分过孔互连时的阻抗连续性设计方法

    公开(公告)号:CN105323966A

    公开(公告)日:2016-02-10

    申请号:CN201510610922.9

    申请日:2015-09-24

    Inventor: 武宁 李永翠

    CPC classification number: H05K3/0005 H05K2201/0969

    Abstract: 本发明公开了一种优化电容与差分过孔互连时的阻抗连续性设计方法,当PCB板上高速信号线路设计存在串接AC耦合电容和邻近的差分过孔换层布线时,电容正下方相邻参考层挖洞尺寸比电容Pad尺寸略大,并缩小差分过孔Pitch间距。本发明通过理论分析及仿真验证,本发明提出一种优化电容与差分过孔互连时的阻抗连续性设计方法。本发明设计方法可以有效降低电容和差分过孔互连处的阻抗大幅度摆动问题,保证信号传输路径上的阻抗一致性,因而减少高速信号在传输路径上的多次反射,提高信号完整性质量。

    结构体和配线基板
    12.
    发明授权

    公开(公告)号:CN103120038B

    公开(公告)日:2016-01-20

    申请号:CN201180045864.X

    申请日:2011-08-26

    Inventor: 鸟屋尾博

    Abstract: 提出了一种结构体,包括:第一导体(102)和第二导体(103),所述第一导体的至少一部分与所述第二导体的至少一部分彼此相对;第三导体(101),所述第三导体插入到所述第一导体(102)与所述第二导体(103)之间,所述第三导体的至少一部分与所述第一导体(102)和所述第二导体(103)相对,并且所述第三导体具有第一开口(105);互连(111),设置在所述第一开口(105)的内部;以及导体过孔(121),所述导体过孔与所述第一导体(102)和所述第二导体(103)电连接,并且与所述第三导体(101)电绝缘,其中所述互连(111)与所述第一导体(102)和所述第二导体(103)相对,所述互连的一端在所述第一开口(105)的边缘处与所述第三导体(101)电连接,并且所述互连的另一端形成为开路端。

    印制电路板
    14.
    发明公开

    公开(公告)号:CN104969667A

    公开(公告)日:2015-10-07

    申请号:CN201380064617.3

    申请日:2013-12-09

    Abstract: 印制电路板(9),其包含导电层(11、15、21),其由以介质物料制成的绝缘层(14、16)分隔、至少一个导电层(11、15),其被图案化并带有至少一条被嵌入绝缘材料(10、14、16)的信号线(12、13),借此导电接地层(15)包括与该至少一条信号线相关并沿其延伸的接地区(17),该导电接地层由绝缘物料分隔并位于离该至少一条信号线的一定预定距离(d),在与该至少一条信号线(12、13)相关并沿其延伸的导电层(15)的其中设有开口(18)。优选地,该些开口(18)为导电带(19)之间的空间,从上方看时该些导电带横跨至少一条信号线而延伸,该些导电带与该导电层(15)余下的导电部分(20)连成一体。

Patent Agency Ranking