公开(公告)号：CN108231549A

公开(公告)日：2018-06-29

申请号：CN201710673891.0

申请日：2017-08-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 沈育佃 ,  林纬良 ,  张雅惠 ,  严永松 ,  洪继正 ,  王建惟 ,  刘如淦 ,  陈燕铭 ,  林进祥 ,  陈桂顺 ,  龙元祥 ,  丁致远 ,  张庆裕

IPC: H01L21/027 ,  H01L21/033

CPC classification number: H01L21/26586 ,  H01L21/0337 ,  H01L21/31116 ,  H01L21/31144 ,  H01L21/0274

Abstract: 一种半导体制造方法，包括：提供基板，且于基板上提供图案层；于图案层中形成孔洞；沿着第一方向施加第一定向蚀刻至孔洞的内侧壁；以及沿着第二方向施加第二定向蚀刻至孔洞的内侧壁，其中第二方向与第一方向不同。

公开(公告)号：CN108206217A

公开(公告)日：2018-06-26

申请号：CN201710465608.5

申请日：2017-06-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 曾晋沅 ,  林纬良 ,  陈欣志 ,  朱熙甯 ,  谢艮轩 ,  严永松 ,  刘如淦

IPC: H01L29/78 ,  H01L21/336

Abstract: 提供一种用于图案化集成电路装置如鳍状场效晶体管装置的方法。例示性的方法包括形成材料层，其包含鳍状结构的阵列；以及进行鳍状物切割制程，以移除鳍状结构的子集。鳍状结构切割制程包含以切割图案露出鳍状结构的子集，并移除露出的鳍状结构的子集。切割图案部份地露出鳍状结构的子集的至少一鳍状结构。在鳍状物切割制程为优先切割鳍状物的制程的实施方式中，材料层为芯层且鳍状结构为芯。在鳍状物切割制程为最后切割鳍状物的制程的实施方式中，材料层为基板(或其材料层)且鳍状结构为定义于基板(或其材料层)中的鳍状物。

公开(公告)号：CN107204277A

公开(公告)日：2017-09-26

申请号：CN201611219717.0

申请日：2016-12-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 严永松 ,  刘如淦 ,  林纬良 ,  陈欣志

IPC: H01L21/02

CPC classification number: H01L21/31055 ,  H01L21/76229 ,  H01L21/823431 ,  H01L21/823481 ,  H01L21/02518

Abstract: 本公开实施例涉及制造半导体元件的方法。此方法包括形成第一可流动材料层于基板之上。第一区域中第一可流动材料层的上表面高于第二区域中第一可流动材料层的上表面。此方法亦包括在第一区域中形成牺牲插塞以覆盖第一可流动材料层，在第一区域中牺牲插塞之上及第二区域中第一可流动材料层之上形成第二可流动材料层。执行第一下凹工艺以致第一区域中的第二可流动材料层被移除。执行第二下凹工艺于第二区域中的第二可流动材料层，此时第一可流动材料层被第一区域的牺牲插塞保护。

公开(公告)号：CN106206263A

公开(公告)日：2016-12-07

申请号：CN201510292801.4

申请日：2015-06-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 严永松

IPC: H01L21/027 ,  H01L21/02

CPC classification number: H01L21/31144 ,  H01L21/0337 ,  H01L21/3086 ,  H01L21/32139

Abstract: 本发明公开了一种用于制造半导体集成电路(IC)的方法。在一个实施例中，在衬底上方形成材料层，并且在材料层上方形成第一硬掩模(HM)部件。HM部件包括具有第一宽度的上部和具有第二宽度的下部，第二宽度大于第一宽度。该方法还包括沿着第一HM部件的侧壁形成间隔件，通过使用间隔件作为第一蚀刻掩模在材料层上方形成第二HM部件，以及通过使用第二HM部件作为第二蚀刻掩模在材料层中形成图案化的部件。

公开(公告)号：CN105977201A

公开(公告)日：2016-09-28

申请号：CN201510859578.7

申请日：2015-11-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 严永松 ,  李忠儒 ,  陈俊光 ,  吴佳典 ,  游大庆 ,  陈桂顺 ,  刘如淦 ,  眭晓林 ,  高蔡胜 ,  吴永旭

IPC: H01L21/768

CPC classification number: H01L21/31144 ,  H01L21/0332 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/32139 ,  H01L21/76816 ,  H01L21/823481 ,  H01L21/823878 ,  H01L21/76805 ,  H01L21/76895 ,  H01L2221/101 ,  H01L2221/1068

Abstract: 本公开提供一种半导体装置的制造方法。此方法包含形成一材料层于一基底之上；形成一第一硬掩膜层于材料层之上；沿着一第一方向，形成一第一沟槽于第一硬掩膜层中。此方法亦包含:沿着第一沟槽的侧壁形成一第一间隔物；通过第一间隔物防护第一沟槽，于第一硬掩膜层中形成平行于第一沟槽的一第二沟槽。此方法亦包含:蚀刻材料层穿过第一沟槽及第二沟槽；移除第一硬掩膜层及第一间隔物；形成第二硬掩膜层于材料层之上；形成一第三沟槽于第二硬掩膜层中。第三沟槽沿着垂直于第一方向之一第二方向延伸，且与第一沟槽重叠。此方法亦包含:蚀刻材料层穿过第三沟槽。本公开可减少圆角角落变形，可减少线末端短缩变形且可克服失准。

公开(公告)号：CN102147821B

公开(公告)日：2013-01-09

申请号：CN201010546498.3

申请日：2010-11-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈笔聪 ,  池明辉 ,  谢艮轩 ,  王伟龙 ,  黄文俊 ,  刘如淦 ,  高蔡胜 ,  杨稳儒 ,  张广兴 ,  严永松

IPC: G06F17/50

CPC classification number: G06F17/5081

Abstract: 本发明涉及一种分解集成电路布局的方法。本发明的各种实施例提供确保集成电路的布局是可分开的。在一方法实施例中，在具有一布局库的一客户场所产生一布局以作为输入，其中布局库提供已确认为可分开的且能够使用的示例性布局，和可避免导致冲突的布局。本发明的实施例亦提供一实时奇循环(real-time odd cycle)检查器，其中在布局产生期间，该检查器在冲突区域和奇循环出现时，实时将它们识别出来。为了减少内存的使用，可以分开各种装置的布局，以针对冲突来检查每一单独的布局或少数布局，而不是整个应用电路的一个大的布局。一旦在客户场所准备好布局，它就被发送到制造场所分解成二光罩并流片完成(taped-out)。本发明亦有揭露其它实施例。

公开(公告)号：CN1722426A

公开(公告)日：2006-01-18

申请号：CN200510076776.2

申请日：2005-06-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈桂顺 ,  林进祥 ,  严永松 ,  赖志明

IPC: H01L23/52 ,  H01L21/768

CPC classification number: H01L21/31144 ,  H01L21/76838

Abstract: 本发明提供一种半导体元件，半导体元件包含有多个散射条设置于一隔离导线两侧，以改善微影制程的结果，各散射条具有一定的宽度并与隔离的导线间距有一定距离，以增加对半导体元件进行图案化时的微影制程的聚焦深度，且在完成半导体元件的制作后，这些散射条将仍存留于半导体元件内。本发明所述半导体元件，可增加导线图案在黄光制程中的聚焦深度，因此可改善半导体元件的关键尺寸。

公开(公告)号：CN112578642B

公开(公告)日：2024-08-30

申请号：CN202010009130.7

申请日：2020-01-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘如淦 ,  张惠政 ,  陈佳政 ,  谢志宏 ,  陈亮吟 ,  孙书辉 ,  林纬良 ,  张雅惠 ,  苏怡年 ,  严永松 ,  张家峰 ,  叶雅雯 ,  沈育佃

IPC: G03F7/20

Abstract: 本公开涉及制造半导体器件的方法。在一种形成图案的方法中，在底层上方形成光致抗蚀剂层，将光致抗蚀剂层曝光于承载图案信息的光化辐射，对经曝光的光致抗蚀剂层进行显影以形成经显影的抗蚀剂图案，将定向蚀刻操作应用于经显影的抗蚀剂图案以形成经修整的抗蚀剂图案，以及使用经修整的抗蚀剂图案作为蚀刻掩模来对底层进行图案化。

公开(公告)号：CN110648911B

公开(公告)日：2023-05-26

申请号：CN201910569880.7

申请日：2019-06-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘如淦 ,  赖志明 ,  林纬良 ,  严永松 ,  谢艮轩 ,  林进祥

IPC: H01L21/311

Abstract: 本公开涉及制造半导体器件的方法。在一种形成在半导体衬底上方的下层中沿第一轴延伸的凹槽图案的方法中，在下层中形成第一开口，并且第一开口通过定向刻蚀沿第一轴延伸以形成凹槽图案。

公开(公告)号：CN107204278B

公开(公告)日：2022-10-18

申请号：CN201611197347.5

申请日：2016-12-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 严永松 ,  刘如淦 ,  黄介志

IPC: H01L21/027

Abstract: 制造半导体器件的方法包括在材料层上方沿着第一方向形成硬掩模(HM)芯轴，沿着HM芯轴的侧壁形成第一间隔件，沿着第一间隔件的侧壁形成第二间隔件并且在HM芯轴、第一间隔件和第二间隔件上方形成具有第一线开口的图案化的光刻胶层。在第一线开口内暴露HM芯轴、第一间隔件和第二间隔件的第一部分。该方法也包括通过第一线开口去除第一间隔件的第一部分以暴露材料层的第一部分并且通过使用HM芯轴和第二间隔件的暴露的第一部分作为子蚀刻掩模蚀刻材料层的暴露的第一部分以在材料层中形成第一开口。本发明的实施例还涉及在材料层中形成开口的方法。