-
公开(公告)号：CN113468084B
公开(公告)日：2023-08-29
申请号：CN202110593264.2
申请日：2021-05-28
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号： G06F13/34
摘要： 一种多模式DMA数据传输系统，外设通过向微处理器发送中断请求DMA传输，或直接发送中断给DMA控制器请求传输，依据这两种方式，将DMA控制器的通道分为硬件握手启动通道和软件请求启动通道两类，通过预先配置和灵活替换的方式，提高通道分配的效率；通过配置DMA通道FIFO阈值寄存器，根据应用的需求，预先配置工作通道的FIFO阈值，获取通道FIFO的阈值满中断，灵活的控制数据传输节奏；为了提高系统的工作效率，提供一种通道仲裁方式，利用一组当前状态暂存寄存器和load_again标记设置等候栈，使得无需等待当前通道完成传输即可进行高优先级通道的传输。
-
公开(公告)号：CN116260452A
公开(公告)日：2023-06-13
申请号：CN202211280876.7
申请日：2022-10-19
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
摘要： 一种基于相位插值的抗辐照Serdes收发器CDR电路，摒弃传统的完全基于PLL结构的CDR电路，采用数据和边沿双高速采样器、抗辐照CDR状态机、高精度相位插值器和基于LC振荡器的通用PLL实现对0.5～12.5Gbps高速数据和时钟进行恢复，实现CDR的强环路稳定性、抗单粒子辐照、较短的相位捕获时间、较高的线性度和较低的抖动。
-
公开(公告)号：CN116226948A
公开(公告)日：2023-06-06
申请号：CN202211575217.6
申请日：2022-12-08
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
摘要： 本发明提供了一种SRAM型FPGA复杂IP核精准辐照评估方法，包括：(1)对重离子进行Geant4蒙特卡洛仿真；(2)对待测FPGA进行包含重离子物理特性的器件单元级TCAD仿真；(3)将仿真参数转化为spice网表，进行Pspice仿真；(4)将仿真所得敏感区域进行高精度激光试验；(5)对激光试验结果进行重离子效应修正，拟合重离子评估曲线。该方法通过软件仿真、激光细化、等效修正，对FPGA内复杂IP核进行精准辐照测试，实现对FPGA内嵌复杂IP核辐照效应精准评估。
-
公开(公告)号：CN116148565A
公开(公告)日：2023-05-23
申请号：CN202211706610.4
申请日：2022-12-29
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
摘要： 本发明提供了一种高可靠低成本的低压大电流器件单粒子测试系统，采用定时刷新机制搭建可靠单粒子测试系统，且无需外加程控电源等供电设备，实现低压大电流复杂器件的电压和电流实时监控。系统包括上位机、主控系统、待测器件电源系统、待测系统。上位机负责试验过程控制和试验结果显示。主控系统负责接受上位机操作指令，监控待测器件电源系统，完成电压和电流监测，并控制待测系统完成单粒子效应评估。待测器件电源系统，由可回读输出电压和电流的电路构成，完成待测器件的供电。主控系统监控待测器件电源系统的输出电压和电流并判定和记录单粒子翻转、单粒子锁定和单粒子功能中断等，最终完成待测低压大电流复杂器件的单粒子效应评估。
-
公开(公告)号：CN115865580A
公开(公告)日：2023-03-28
申请号：CN202211321245.5
申请日：2022-10-26
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号： H04L25/03
摘要： 本申请涉及FPGA中高速接口均衡设计领域，具体公开了一种均衡电路，包括切片电路1、权重单元1、加法器电路1、切片电路2、权重单元2、加法器电路2；切片电路1对初始脉冲信号切片得到切片信号1，切片信号1被权重单元1赋予权重1，得到权重信号1；加法器电路1叠加初始脉冲信号和权重信号1，得到第一叠加脉冲信号；切片电路2对初始脉冲信号切片得到切片信号2，切片信号2被权重单元2赋予权重2，得到权重信号2；加法器电路2叠加第一叠加脉冲信号和权重信号2，并输出第二叠加脉冲信号。通过本申请提供的方案，最终输出的信号在波峰附近的信号幅值变化程度相对较大，解决单粒子瞬态引起的码间干扰问题。
-
公开(公告)号：CN115616389A
公开(公告)日：2023-01-17
申请号：CN202211177013.7
申请日：2022-09-26
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号： G01R31/3185
摘要： 一种基于扫描链的抗辐照FPGA中可编程逻辑块的测试方法。包括对可编程逻辑块中寄存器、LUT以及MUX的测试。对于寄存器的测试可以直接将其变成扫描寄存器，再通过扫描链进行测试。对于LUT的测试，测试输入利用外围互联线连接到外部IO，测试输出利用逻辑单元中的寄存器捕获串行移到片外。对于寄存器后MUX的测试，利用外部互连线将MUX的输出连接到LUT的输入端。利用测试点捕获输出并串行移到片外。本发明采用的插入扫描链的测试方法只会增加额外的引脚并没有改变原有的电路结构，可以同时对多个寄存器故障定位，在测试电路中使用抗单粒子翻转的加固触发器以及加固SRAM。更好的满足用户对产品连续不间断稳定运行的要求。
-
公开(公告)号：CN115080318A
公开(公告)日：2022-09-20
申请号：CN202210674247.6
申请日：2022-06-14
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号： G06F11/22 , G06F11/263 , G11C19/28
摘要： 本发明提供了一种FPGA故障注入与故障定位方法、装置、设备、存储介质，方法包括：获取用户设计所使用FPGA中资源的Tile级坐标；利用FPGA的特征参数将资源的Tile级坐标转化为相应的帧地址和起始位偏移；对所使用资源的配置位进行逐位翻转注入，并记录每一配置位注入之后FPGA输出的数据；根据FPGA输出的数据确定会导致FPGA功能异常的配置位，反推出所有由于故障注入而出错的Tile级资源坐标，进而反推出资源对应的用户设计。本发明通过通用的Tile级资源坐标转化方式，使故障注入与故障定位适用于不同型号的SRAM型FPGA，大大提高了通用性，并且根据故障注入之后的结果信息能够自动反推出敏感的用户设计，方便设计人员对FPGA设计的可靠性进行评估，为后续的加固措施提供依据。
-
公开(公告)号：CN114970422A
公开(公告)日：2022-08-30
申请号：CN202210333437.1
申请日：2022-03-30
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号： G06F30/347
摘要： 本发明属于集成电路领域，具体涉及一种基于强化学习的FPGA布局方法:首先,根据输入的网表文件，提取出FPGA设计电路中所包含的逻辑单元，进而完成逻辑单元的初始化布局操作；针对传统模拟退火方法布局收敛慢的问题，提出了多种搜索区域构建方法，能够有效提升布局解空间的搜索效率；在此基础上，提出了一种基于强化学习的最优搜索区域选择方法，能够自适应地选择出最优的搜索区域执行逻辑单元的交换操作。该布局方法能够在保持所需要的线长与关键路径延时的情形下，大幅度降低FPGA布局所需花费的时间。
-
公开(公告)号：CN114968738A
公开(公告)日：2022-08-30
申请号：CN202210493910.2
申请日：2022-04-29
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
摘要： 一种FPGA高速串行收发器单粒子效应性能评估系统及方法，评估系统包括上位机、主控系统和待测系统。上位机负责试验过程控制和试验结果显示。主控系统负责接受上位机操作指令，控制待测系统完成单粒子效应评估。待测系统中FPGA，用部分暴露在粒子束下的方式，完成高速串行收发器单粒子试验。利用统计学方法定义单粒子翻转、可恢复单粒子功能中断和不可恢复单粒子功能中断，最终完成待测FPGA高速串行收发器的单粒子效应评估。本发明是一种系统级的单粒子效应评估方法，包含单粒子翻转、单粒子功能中断，有效的全面评估器件抗单粒子性能。
-
公开(公告)号：CN111487472B
公开(公告)日：2022-08-05
申请号：CN202010247272.7
申请日：2020-03-31
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
摘要： 本发明公开了一种测量单粒子瞬态脉冲宽度的电路结构，包括控制电路、衰减单元、延迟单元、驱动Buffer、计数电路。所述的控制电路用于单粒子瞬态脉冲到来后控制此脉冲传输到由此电路和衰减单元、延迟单元、驱动buffer构成的循环结构中。所述的衰减单元用于减小脉冲宽度，延迟单元用于使循环结构的延时宽度大于脉冲宽度。计数电路利用寄存器和加法器实现对脉冲在循环结构中循环的次数的计数，寄存器的时钟信号由脉冲提供不需额外提供，单粒子瞬态脉冲宽度的测量结果是每次循环衰减的量乘以循环的次数。本发明实现的电路结构，可测范围大，测量精度高。
-
-
-
-
-
-
-
-
-
搜索结果
342 条记录 (耗时 0.071 秒)
