公开(公告)号：CN101933005B

公开(公告)日：2016-09-21

申请号：CN200980103655.9

申请日：2009-01-16

Applicant: 飞思卡尔半导体公司

Inventor： J·C·咯尔刻罗

IPC: G06F13/20 ,  G06F13/36 ,  G06F9/48 ,  G06F5/00

CPC classification number: G06F13/24

Abstract: 一种电子系统(100)的实施例包括处理元件(102)，总线控制器(104、120)和外围模块(122、123或124)。处理元件执行用于执行处理元件和外围模块之间的x位宽的数据值的数据传输的机器可读代码。执行数据传输包括提供对应于外围模块的y位宽的数据寄存器的处理元件提供的地址，其中y小于x。总线控制器接收处理元件提供的地址，并且作为响应，执行一系列的与外围模块的多个数据传输。这包括提供关于该系列中的第一数据传输的第一外围地址，以及提供关于该系列中的至少一个其他的数据传输的至少一个不同的外围地址。外围模块将第一外围地址和至少一个不同的外围地址映射到y位宽的数据寄存器。

公开(公告)号：CN102474233B

公开(公告)日：2016-09-14

申请号：CN201080031009.9

申请日：2010-07-07

Applicant: 飞思卡尔半导体公司

Inventor： 埃利泽·希莫尼

IPC: H03G3/20 ,  H04B1/16

CPC classification number: H03G3/3068 ,  H04B1/713 ,  H04L27/22

Abstract: 自动增益控制(AGC)系统(127)和对应的方法(图3、图4)被配置为增加接收器(P/O，图1)中的信噪比。AGC系统包括：信号电平检测器(125)，用于确定用于期望信号的信号电平(301)；宽带信号检测器(129)，用于确定宽带信号的宽带信号电平，宽带信号电平是存在干扰信号的指示(307，309)，以及控制器(131)，连接到两个检测器并被配置为向接收器提供一个或多个AGC信号(在107或116)，以建立用于接收器的增益设置，其中，用于接收器的初始AGC设置基于信号电平，并提供基于一个或多个信号电平和宽带信号电平的AGC调节，使得用于接收器的经过调节的AGC设置增加信噪比。

公开(公告)号：CN105915200A

公开(公告)日：2016-08-31

申请号：CN201610098979.X

申请日：2016-02-23

Applicant: 飞思卡尔半导体公司

Inventor： 叶夫根尼·斯特凡诺夫 ,  爱德华·丹尼斯·德弗莱萨特 ,  休伯特·米歇尔·格朗德里

IPC: H03K17/08 ,  H01L27/02

CPC classification number: H01L27/0727 ,  H01L29/086 ,  H01L29/407 ,  H01L29/7813 ,  H01L29/7827 ,  H03K17/102 ,  H03K17/687 ,  H03K2217/0009 ,  H03K2217/0018 ,  H03K17/08 ,  H01L27/02

Abstract: 公开了晶体管体控制电路和集成电路。集成电路包括用于控制双向功率晶体管的体的晶体管体控制电路。所述晶体管体控制电路包括可连接到体端子和第一电流端子之间的开关，其具有用于控制流动通过所述开关的电流的控制端子。所述开关的所述控制端子被连接到交流AC电容性分压器。所述AC电容性分压器被连接到所述控制终并且被布置成控制所述开关，以根据所述第一电流端子和所述第二电流端子之间的电压来切换所述体端子的电压。所述集成电路还包括被连接到所述晶体管体控制电路的双向功率晶体管。

公开(公告)号：CN102738005B

公开(公告)日：2016-08-31

申请号：CN201210106456.7

申请日：2012-04-12

Applicant: 飞思卡尔半导体公司

Inventor： 姜盛泽 ,  J·A·耶特

IPC: H01L21/336 ,  H01L21/28 ,  H01L29/792

CPC classification number: H01L29/42348 ,  B82Y10/00 ,  H01L21/28273 ,  H01L29/66833

Abstract: 本发明公开了一种用于形成具有纳米晶体的半导体器件(10)的方法。该方法包括：提供基板(12)；在基板的表面之上形成第一绝缘层(14)；在第一绝缘层上形成第一多个纳米晶体(26)；在第一多个纳米晶体之上形成第二绝缘层(28)；将第一材料注入第二绝缘层之内；以及使第一材料退火以在第二绝缘层内形成第二多个纳米晶体(34)。该方法可以用来提供具有较大纳米晶体密度的非易失性存储器的电荷存储层。

公开(公告)号：CN105895619A

公开(公告)日：2016-08-24

申请号：CN201510063397.3

申请日：2015-01-23

Applicant: 飞思卡尔半导体公司

Inventor： 张致琛 ,  J·M·皮古特 ,  王传政 ,  张奇林 ,  M·J·祖尼诺

IPC: H01L23/544

CPC classification number: G01R31/2879 ,  G01R31/2817 ,  G01R31/2818

Abstract: 本发明涉及用于监测集成电路上金属退化的电路。一种集成电路(IC)，具有诸如功率MOSFET的热发生元件、耦合到热发生元件的载流导体、邻近载流导体的感测导体以及耦合到感测导体的失效检测电路。当IC的热循环导致感测导体的电阻变得大于依赖于温度的阈值时，失效检测电路生成信号，该信号指示集成电路将不久失效。由通过将电流注入到感测导体中以生成电压来确定感测导体的电阻。依赖于温度的阈值是通过将电流注入到被布置得远离载流和感测导体的参考导体中所生成的电压。电压比较器比校两个电压以生成输出。替代地，失效检测电路包括处理器，该处理器从在集成电路上采取的温度测量计算依赖于温度的阈值。

公开(公告)号：CN105895606A

公开(公告)日：2016-08-24

申请号：CN201410858361.X

申请日：2014-12-29

Applicant: 飞思卡尔半导体公司

Inventor： 许立强 ,  贺青春 ,  刘鹏 ,  张汉民

IPC: H01L23/49 ,  H01L21/50 ,  H01L21/60

CPC classification number: H01L21/568 ,  H01L23/3121 ,  H01L23/4951 ,  H01L23/49541 ,  H01L23/49548 ,  H01L24/45 ,  H01L24/48 ,  H01L24/85 ,  H01L2224/45014 ,  H01L2224/45124 ,  H01L2224/45139 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/45164 ,  H01L2224/48091 ,  H01L2224/48455 ,  H01L2224/83001 ,  H01L2224/85001 ,  H01L2224/92247 ,  H01L2924/00014 ,  H01L2924/181 ,  H01L2924/18165 ,  H01L2924/00012 ,  H01L2224/85399 ,  H01L2224/05599

Abstract: 本发明涉及具有带状线的封装半导体器件。诸如功率QFN器件的封装半导体器件具有(矩形的)带状线，而不是圆形的接合线。每个带状线的近端连接到IC芯片上的焊垫，并且每个带状线的远端形成器件引线。所述芯片和所述带状线被包封在模制化合物中，每个器件引线的一侧被露出。这种器件能不使用引线框架被组装。引线框架的省略和带状线的使用使得能够组装具有增强的散热能力的较小器件。

公开(公告)号：CN105827238A

公开(公告)日：2016-08-03

申请号：CN201510993455.2

申请日：2015-12-25

Applicant: 飞思卡尔半导体公司

Inventor： K·瓦赫迪 ,  C·N·斯托尔

IPC: H03L7/099 ,  H03L7/185 ,  H03L7/193

Abstract: 本公开涉及校准双端口锁相环路的系统及方法。本公开提供了锁相环路(PLL)，该锁相环路包括高端口校准控制模块(116)，该高端口校准控制模块被配置为：将压控振荡器(VCO)的输入调制值校准(208)到第一调制值，该第一调制值导致所述VCO的输出信号具相对于初始输出频率的正频率变化；以及在第一累积时间段之后捕获(210)所述输出信号的正频率值。所述高端口校准控制模块还被配置为：将所述VCO的输入调制值校准(212)到负调制值，该负调制值导致所述输出信号具有相对于所述初始输出频率的负频率变化；在第二累积时间段之后捕获所述输出信号的负频率值；以及基于正频率值和负频率值之间的差计算校准缩放因子。

公开(公告)号：CN102693945B

公开(公告)日：2016-08-03

申请号：CN201210074875.7

申请日：2012-03-21

Applicant: 飞思卡尔半导体公司

Inventor： T·R·怀特 ,  G·L·辛达洛里 ,  B·A·温斯蒂亚德

IPC: H01L21/8247 ,  H01L27/115

CPC classification number: H01L29/42332 ,  H01L21/28273 ,  H01L27/11524 ,  H01L29/42328 ,  H01L29/7881

Abstract: 公开了一种具有改进的重叠容限的分栅式非易失性存储器(NVM)单元(28、58)及其形成方法。该方法包括：在半导体衬底上形成第一栅极层(18、48)；在第一栅极层上形成导电层(20、50)；图形化第一栅极层和导电层以形成第一侧壁，其中第一侧壁包括第一栅极层的侧壁和导电层的侧壁；在导电层和半导体衬底上形成第一电介质层(22、52)，其中第一电介质层与第一侧壁重叠；在第一电介质层上形成第二栅极层(24、54)，其中第二栅极层形成于导电层和第一栅极层上并且与第一侧壁重叠；图形化第一栅极层和第二栅极层以分别形成分栅式NVM单元的第一栅极和第二栅极，其中第二栅极与第一栅极重叠以及导电层的一部分保留于第一栅极与第二栅极之间。

公开(公告)号：CN102386763B

公开(公告)日：2016-07-06

申请号：CN201110248478.2

申请日：2011-08-26

Applicant: 飞思卡尔半导体公司

Inventor： T·D·库克 ,  J·C·坎宁安 ,  K·拉曼安

IPC: H02M3/07

CPC classification number: H02M3/07

Abstract: 本发明涉及具有斜坡率控制的电荷泵。电荷泵(30)包括第一计数器(18)和泵级(20)。第一计数器(18)具有用于接收控制信号的控制输入和用于提供第一计数值的输出。所述第一计数值响应于控制信号是第一逻辑状态而递增，并且所述第一计数值响应于控制信号是第二逻辑状态而递减。泵级(20)具有可变电容器。该可变电容器具有耦合到第一计数器的输出(18)、用于接收第一计数值的控制输入。所述可变电容器的电容值响应于第一计数值的变化而变化。该电容值用于确定电荷泵(30)输出处的输出电压(Vout)的斜坡上升率。

公开(公告)号：CN103026623B

公开(公告)日：2016-06-22

申请号：CN201080068259.X

申请日：2010-07-27

Applicant: 飞思卡尔半导体公司

Inventor： 萨韦里奥·特罗塔

IPC: H03K3/00 ,  H03K21/00

CPC classification number: H03K3/00 ,  H03B19/14 ,  H03K3/011 ,  H03K3/2885

Abstract: 本发明涉及锁存器电路（10），包括：感测布置（12），其中一个或多个感测晶体管（T1、T2）适于感测输入信号（D、Dn）并且适于基于感测到的输入信号（D、Dn）来提供第一信号；以及感测布置开关器件（16），该感测布置开关器件（16）被连接或可连接到第一电流源（18），该感测布置开关器件（16）适于基于第一时钟信号（CLK）来接通或断开到一个或多个感测晶体管（T1、T2）的电流。该锁存器电路（10）还包括存储布置（14），其中一个或多个存储晶体管（T3、T4）适于存储第一信号并且适于基于第一信号来提供第二信号；以及存储布置开关器件（20），该存储布置开关器件（20）被连接或可连接到第一电流源（18）或第二电流源，该存储布置开关器件（20）适于基于第二时钟信号（CLKn）来接通或断开到存储晶体管（T3、T4）的电流，以及调谐布置（24），该调谐布置（24）被连接或可连接到温度传感器（106、108），该调谐布置（24）适于基于由温度传感器（106、108）提供的温度信号来偏置感测布置（12）和/或存储布置（14）的电流。本发明还涉及触发器电路，其中两个或多个锁存器电路和分频器（100）包括如所描述的至少一个锁存器电路（10）。