公开(公告)号：CN106206337A

公开(公告)日：2016-12-07

申请号：CN201510854778.3

申请日：2015-11-30

Applicant: 株式会社东芝

Inventor： 渡边慎也 ,  南部俊弘

IPC: H01L21/60 ,  H01L23/522

CPC classification number: G01R31/2856 ,  H01L21/76898 ,  H01L22/32 ,  H01L23/3128 ,  H01L23/3135 ,  H01L23/481 ,  H01L23/49816 ,  H01L23/5226 ,  H01L23/53209 ,  H01L23/53214 ,  H01L23/53228 ,  H01L23/53257 ,  H01L23/5384 ,  H01L24/05 ,  H01L24/06 ,  H01L24/13 ,  H01L24/16 ,  H01L24/17 ,  H01L24/29 ,  H01L25/0657 ,  H01L27/11529 ,  H01L2224/0401 ,  H01L2224/05009 ,  H01L2224/05012 ,  H01L2224/05017 ,  H01L2224/05082 ,  H01L2224/05083 ,  H01L2224/05093 ,  H01L2224/05095 ,  H01L2224/05096 ,  H01L2224/05155 ,  H01L2224/05166 ,  H01L2224/05569 ,  H01L2224/056 ,  H01L2224/05611 ,  H01L2224/05616 ,  H01L2224/05639 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/0601 ,  H01L2224/06181 ,  H01L2224/10135 ,  H01L2224/131 ,  H01L2224/13111 ,  H01L2224/13116 ,  H01L2224/13139 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/16113 ,  H01L2224/16145 ,  H01L2224/16146 ,  H01L2224/16227 ,  H01L2224/1703 ,  H01L2224/17181 ,  H01L2224/27334 ,  H01L2224/2919 ,  H01L2224/32245 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2224/81139 ,  H01L2224/81444 ,  H01L2224/81447 ,  H01L2224/97 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01079 ,  H01L2924/0132 ,  H01L2924/014 ,  H01L2924/01404 ,  H01L2924/1438 ,  H01L2924/15311 ,  H01L2924/15747 ,  H01L2924/3511 ,  H01L2924/00014 ,  H01L2224/05147 ,  H01L2924/00012 ,  H01L2924/0665 ,  H01L2224/83 ,  H01L24/83 ,  H01L23/522

Abstract: 本发明的实施方式涉及一种半导体装置及半导体装置的制造方法，使具有贯通电极的半导体芯片的配线布局自由度提高。在半导体基板(30)设置着贯通电极(66)及多层配线(MH1)，在多层配线(MH1)设置着最下层连接配线(54)、下层连接配线(57)、上层连接配线(59)及最上层连接配线(61)，将贯通电极(66)与最下层连接配线(54)接合，以避开贯通电极(66)的正上方的方式配置通孔(60)。

公开(公告)号：CN106505060A

公开(公告)日：2017-03-15

申请号：CN201610121748.6

申请日：2016-03-03

Applicant: 株式会社东芝

Inventor： 渡边慎也

IPC: H01L23/52 ,  H01L23/528 ,  H01L21/768 ,  H01L25/18

CPC classification number: H01L25/0657 ,  H01L21/76898 ,  H01L23/3157 ,  H01L23/481 ,  H01L23/528 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L24/81 ,  H01L25/50 ,  H01L2224/0401 ,  H01L2224/05009 ,  H01L2224/05083 ,  H01L2224/05084 ,  H01L2224/05144 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05166 ,  H01L2224/05558 ,  H01L2224/05644 ,  H01L2224/05655 ,  H01L2224/05666 ,  H01L2224/06181 ,  H01L2224/13022 ,  H01L2224/13025 ,  H01L2224/13084 ,  H01L2224/13111 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/13166 ,  H01L2224/16013 ,  H01L2224/16112 ,  H01L2224/16146 ,  H01L2224/29011 ,  H01L2224/29013 ,  H01L2224/29014 ,  H01L2224/2919 ,  H01L2224/32145 ,  H01L2224/73103 ,  H01L2224/73203 ,  H01L2224/81 ,  H01L2224/81191 ,  H01L2224/81986 ,  H01L2224/83191 ,  H01L2225/06513 ,  H01L2225/06544 ,  H01L2924/0132 ,  H01L2924/05042 ,  H01L2924/05442 ,  H01L2924/10253 ,  H01L2924/20752 ,  H01L2924/00014 ,  H01L2924/01029 ,  H01L2924/013 ,  H01L23/52 ,  H01L21/768 ,  H01L25/18

Abstract: 本发明的实施方式提供一种能够缩短将半导体芯片彼此积层的情况下的半导体芯片间的距离的半导体装置及其制造方法。根据一实施方式，半导体装置具备：衬底；第1电极，设置在所述衬底的上表面侧；以及第2电极，设置在所述衬底的下表面侧，且与所述第1电极电连接。所述装置还具备：第1光阻剂层，以包围所述第1电极的方式设置在所述衬底的所述上表面侧，且与所述第1电极隔开；以及第2光阻剂层，设置在所述衬底的所述下表面侧。

公开(公告)号：CN104916580A

公开(公告)日：2015-09-16

申请号：CN201410446711.1

申请日：2014-09-03

Applicant: 株式会社东芝

Inventor： 渡边慎也 ,  东和幸 ,  加本拓

IPC: H01L21/768 ,  H01L27/10

CPC classification number: H01L2224/11

Abstract: 一种半导体装置的制造方法和半导体集成电路晶片，根据实施方式，在芯片区域形成在厚度方向上贯通半导体基板并到达集成电路的贯通孔，在切割线形成第1标记开口部以及第2标记开口部。基于第2标记开口部的位置检测第1标记开口部。之后，基于第1标记开口部的位置，进行曝光位置的对位并进行光刻法，从而将抗蚀剂图案形成于半导体基板的背面。

公开(公告)号：CN101315903A

公开(公告)日：2008-12-03

申请号：CN200810108871.X

申请日：2008-05-29

Applicant: 株式会社东芝

Inventor： 渡边慎也

IPC: H01L21/768 ,  H01L21/311 ,  H01L21/027 ,  H01L21/00

CPC classification number: H01L21/3083 ,  H01L21/0273 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/283 ,  H01L21/31144 ,  H01L21/76816

Abstract: 本发明涉及本半导体装置的制造方法，其中，在被处理膜上形成具有多个接触图案的图案开口并且具有以中间细的状态连接相邻的图案开口的连接开口的掩模材料膜。接着，通过在掩模材料膜的各个开口的侧壁上形成侧壁膜，减小图案开口的直径，并且分离相邻的图案开口。然后，通过以掩模材料膜和侧壁膜作为掩模并有选择地蚀刻被处理膜，形成接触孔。

公开(公告)号：CN104425295A

公开(公告)日：2015-03-18

申请号：CN201410016445.9

申请日：2014-01-14

Applicant: 株式会社东芝

Inventor： 白野贵士 ,  东和幸 ,  渡边慎也 ,  右田达夫

IPC: H01L21/60 ,  H01L23/48

CPC classification number: H01L21/76877 ,  H01L21/6835 ,  H01L21/76898 ,  H01L23/481 ,  H01L23/5226 ,  H01L23/5283 ,  H01L24/03 ,  H01L24/05 ,  H01L24/06 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L24/81 ,  H01L24/92 ,  H01L24/94 ,  H01L25/0657 ,  H01L25/50 ,  H01L2221/6834 ,  H01L2224/03002 ,  H01L2224/03009 ,  H01L2224/0345 ,  H01L2224/0346 ,  H01L2224/03912 ,  H01L2224/0401 ,  H01L2224/05009 ,  H01L2224/05018 ,  H01L2224/05155 ,  H01L2224/05187 ,  H01L2224/05557 ,  H01L2224/05567 ,  H01L2224/05568 ,  H01L2224/0557 ,  H01L2224/05624 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/06181 ,  H01L2224/11002 ,  H01L2224/13005 ,  H01L2224/13023 ,  H01L2224/13025 ,  H01L2224/131 ,  H01L2224/16148 ,  H01L2224/81815 ,  H01L2224/92 ,  H01L2224/94 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06544 ,  H01L2924/00014 ,  H01L2924/014 ,  H01L2924/04941 ,  H01L2924/05 ,  H01L2924/01028 ,  H01L2924/00012 ,  H01L2224/03 ,  H01L2224/11 ,  H01L2221/68304 ,  H01L2224/0352 ,  H01L2221/68381 ,  H01L21/78 ,  H01L2224/81

Abstract: 提供一种半导体器件和半导体器件的制造方法，能够降低TSV与集成电路的接触电阻。本发明的一个实施方式的半导体器件具备集成电路和导电性构件。集成电路设置在半导体基板的一方的面侧。导电性构件在厚度方向上贯通半导体基板而与集成电路连接，被埋入于与集成电路接触的接触部的与半导体基板的厚度方向垂直的方向的尺寸比贯通半导体基板的贯通部的与半导体基板的厚度方向垂直的方向的尺寸大的通孔。

公开(公告)号：CN101315903B

公开(公告)日：2010-12-08

申请号：CN200810108871.X

申请日：2008-05-29

Applicant: 株式会社东芝

Inventor： 渡边慎也

IPC: H01L21/768 ,  H01L21/311 ,  H01L21/027 ,  H01L21/00

CPC classification number: H01L21/3083 ,  H01L21/0273 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/283 ,  H01L21/31144 ,  H01L21/76816

Abstract: 本发明涉及半导体装置的制造方法，其中，在被处理膜上形成具有多个接触图案的图案开口并且具有以中间细的状态连接相邻的图案开口的连接开口的掩模材料膜。接着，通过在掩模材料膜的各个开口的侧壁上形成侧壁膜，减小图案开口的直径，并且分离相邻的图案开口。然后，通过以掩模材料膜和侧壁膜作为掩模并有选择地蚀刻被处理膜，形成接触孔。