公开(公告)号：EP0619935A4

公开(公告)日：1995-03-22

申请号：EP93902885

申请日：1992-12-30

Applicant: TESSERA INC

Inventor： DISTEFANO THOMAS H ,  KHANDROS IGOR ,  GRUBE GARY W ,  EHRENBERG SCOTT G

IPC: H05K1/11 ,  H01L21/48 ,  H01L23/538 ,  H05K1/00 ,  H05K3/00 ,  H05K3/40 ,  H05K3/46 ,  H01K3/10 ,  H05K3/02

CPC classification number: H05K3/462 ,  H01L21/4857 ,  H01L23/5383 ,  H01L2924/0002 ,  H01L2924/09701 ,  H01R12/523 ,  H05K1/0287 ,  H05K1/029 ,  H05K1/0298 ,  H05K3/4038 ,  H05K3/4069 ,  H05K3/4602 ,  H05K3/4623 ,  H05K2201/0195 ,  H05K2201/0305 ,  H05K2201/09509 ,  H05K2201/09536 ,  H05K2201/096 ,  H05K2201/09609 ,  H05K2201/09945 ,  H05K2201/10378 ,  H05K2201/10666 ,  H05K2203/175 ,  H01L2924/00

Abstract: A multi-layer circuit panel assembly is formed by laminating circuit panels (10) with interposers (12) incorporating flowable conductive material (48) at interconnect locations and a flowable dielectric material (30, 38) at other locations. Excess materials are captured in reservoirs (20) in the circuit panels. The flowable materials and reservoirs allow the interposers to compress and take up tolerances in the components. The stacked panels may have contacts (538) on their top surfaces, through conductors (527) extending between top and bottom and terminals (530) connected to the bottom end of each through conductor. The terminals and contacts are nonselectively connected to one another at each interface so that wherever a terminal and contact an adjacent panels are aligned with one another, these are connected to one another. This forms composite vertical conductors extending through a plurality of the panels. The selective treatment of the panel top and bottom surfaces provides selective interruptions in the vertical conductors.

公开(公告)号：EP0600052A1

公开(公告)日：1994-06-08

申请号：EP93909756.0

申请日：1993-06-10

Applicant: DYCONEX PATENTE AG

Inventor： SCHMIDT, Walter ,  MARTINELLI, Marco

IPC: H05K1 ,  H05K3

CPC classification number: H05K3/4084 ,  H05K1/0287 ,  H05K1/0289 ,  H05K1/0393 ,  H05K1/05 ,  H05K1/115 ,  H05K3/0041 ,  H05K3/0061 ,  H05K3/0064 ,  H05K3/0097 ,  H05K3/386 ,  H05K3/427 ,  H05K3/429 ,  H05K3/4652 ,  H05K2201/0195 ,  H05K2201/0355 ,  H05K2201/0394 ,  H05K2201/0397 ,  H05K2201/066 ,  H05K2201/0909 ,  H05K2201/09327 ,  H05K2201/09509 ,  H05K2201/09536 ,  H05K2201/09554 ,  H05K2201/09609 ,  H05K2201/09627 ,  H05K2201/09781 ,  H05K2201/09836 ,  H05K2201/09945 ,  H05K2201/10666 ,  H05K2203/0554 ,  H05K2203/0746 ,  H05K2203/1184 ,  H05K2203/1545 ,  H05K2203/1572

Abstract: Ce procédé pour la fabrication de points de contact pouvant être mis en contact, ultérieurement entre les deux plans de piste conductrice d'un support de circuit séparés par une couche électriquement isolante, offre la possibilité d'établir p. ex un schéma conducteur de base facilement adaptable, à court terme et ultérieurement, aux exigences correspondantes. En ménageant des fenêtres dans les plans de piste conductrice de sorte que des parties en forme de barres reliées à la périphérie d'ouverture soient dégagées entre ou dans les ouvertures lorsque la gravure traverse la couche électriquement isolante sous l'effet de la gravure sous-jacente, ces parties en forme de barres dégagées pouvant être mises en contact avec des parties électroconductrices de l'autre plan de piste conductrice, on peut relier électriquement ces pistes électriquement conductrices par flexion mécanique.

公开(公告)号：EP0600051A1

公开(公告)日：1994-06-08

申请号：EP93909754.0

申请日：1993-06-09

Applicant: DYCONEX PATENTE AG

Inventor： SCHMIDT, Walter ,  MARTINELLI, Marco

IPC: H05K1 ,  H05K3

CPC classification number: H05K3/4655 ,  H05K1/0287 ,  H05K1/0289 ,  H05K1/0393 ,  H05K1/05 ,  H05K1/115 ,  H05K3/0041 ,  H05K3/0061 ,  H05K3/0064 ,  H05K3/0097 ,  H05K3/386 ,  H05K3/4084 ,  H05K3/42 ,  H05K3/427 ,  H05K3/429 ,  H05K3/4635 ,  H05K3/4641 ,  H05K3/4652 ,  H05K2201/0195 ,  H05K2201/0355 ,  H05K2201/0394 ,  H05K2201/0397 ,  H05K2201/066 ,  H05K2201/0909 ,  H05K2201/09327 ,  H05K2201/09509 ,  H05K2201/09536 ,  H05K2201/09554 ,  H05K2201/09572 ,  H05K2201/09609 ,  H05K2201/09627 ,  H05K2201/09781 ,  H05K2201/09836 ,  H05K2201/09945 ,  H05K2201/10666 ,  H05K2203/0554 ,  H05K2203/0746 ,  H05K2203/1184 ,  H05K2203/1545 ,  H05K2203/1572 ,  Y10S428/901 ,  Y10T428/24917

Abstract: Il s'est agi en ce qui concerne le produit semi-fini de l'invention, de séparer de manière fonctionnelle l'exigence en faveur de la résistance mécanique et celle qui allait jusqu'à présent de pair, en faveur d'une connexion de couplage, afin que la connexion de couplage en tant que telle, notamment pour les signaux, corresponde davantage aux propriétés électriques et techniques des puces. A cette fin, on optimise la miniaturisation d'implantation sans tenir compte de la résistance mécanique du substrat. A la place d'une carte de circuits imprimés (MCM), on fabrique un produit semi-fini pouvant être développé en une carte de circuits imprimés. Le produit semi-fini réalisé selon l'invention consiste en une pellicule (8) extrêmement fine comportant une pluralité de trous (14) extrêmement petits obtenus simultanément par gravure. Les diamètres des trous peuvent être réduits de pratiquement un ordre de grandeur (jusqu'à 20 mum), ce qui permet par exemple d'utiliser réellement une technique inférieure à 100 mum. Un produit semi-fini de ce type ne sert pas de support mécanique. Il n'est destiné qu'à la conduction de signaux. Le produit semi-fini (19) qui sert de support à la configuration de câblage densifiée est assemblé avec un plan d'alimentation en courant (22) non densifié servant de plan de service. La carte de circuits imprimés ainsi réalisée est ensuite assemblée avec un support mécanique (20).

公开(公告)号：EP0137694B1

公开(公告)日：1990-09-19

申请号：EP84305874.4

申请日：1984-08-29

Applicant: UNISYS CORPORATION

Inventor： Barrow, Michael

IPC: H05K3/46 ,  H01P3/08 ,  H05K3/30

CPC classification number: H01P3/081 ,  H01P3/088 ,  H05K1/0237 ,  H05K1/024 ,  H05K1/0289 ,  H05K1/0298 ,  H05K3/429 ,  H05K2201/0191 ,  H05K2201/09309 ,  H05K2201/09327 ,  H05K2201/09609

公开(公告)号：EP0239033A1

公开(公告)日：1987-09-30

申请号：EP87104138.0

申请日：1987-03-20

Applicant: Schöffel, Manfred, Dipl.-Ing.

Inventor： Schöffel, Manfred, Dipl.-Ing.

IPC: H05K3/42

CPC classification number: H05K3/061 ,  H05K3/0094 ,  H05K3/427 ,  H05K2201/09581 ,  H05K2201/09609 ,  H05K2203/0759 ,  H05K2203/1394

Abstract: Schaltungsträgerplatten aus isolierendem Substrat werden zum Aufbau von elektrischen Leitungsanordnungen verwendet und sind auf einer oder beiden Plattenseiten (11, 12) mit einer elektrisch leitfähigen Schicht (13, 14) versehen und weisen eine Mehrzahl durch die Schaltungsträgerplatte (10) hindurchgehende Bohrungen (15) auf. Die Wandungen (16) der Bohrungen sind durch eine elektrisch leitfähige Schicht (17) abgedeckt, die die Schichten (13, 14) elektrisch leitend verbinden. Eine derartige Platte wird in dieser Form in einem festen Verteilungsmuster der Bohrungen (15) hergestellt und anschliessend mit einem Resistmaterial ein-oder beidseitig bedeckt. In einem vom Anwender vorzunehmenden Verfahrensschritt kann dann entsprechend dem Muster des Resistmaterials (18) das Leiterbahnenmuster auf das Resistmaterial (18) übertragen werden, wobei anschliessend in einem Ätzverfahren die übrige elektrisch leitfähige Schicht (13, 14) weggeätzt wird.

Abstract translation: 由绝缘基板构成的电路支撑板用于电导体结构的构造，并且在板的一侧或两侧（11,12）上设置有导电层（13,14），并且具有多个孔 （15）穿过电路支撑板（10）。 孔的壁（16）被导电地连接层（13,14）的导电层（17）覆盖。 这种板以这种形式以孔（15）的固定分布图形式生产，随后在一侧或两侧用抗蚀剂材料涂覆。 在用户要进行的处理步骤中，可以将导体路径图案转印到抗蚀剂材料（18）上，对应于抗蚀剂材料（18）的图案，导电层（13,14）的其余部分 ）在随后的蚀刻工艺中被蚀刻掉。

公开(公告)号：EP0180183A2

公开(公告)日：1986-05-07

申请号：EP85113697.8

申请日：1985-10-28

Applicant: KABUSHIKI KAISHA TOSHIBA

Inventor： Igarashi, Yutaka ,  Hiraoka, Masaru

IPC: H05K3/46

CPC classification number: H05K1/116 ,  H05K1/0287 ,  H05K1/0298 ,  H05K3/429 ,  H05K2201/09309 ,  H05K2201/09454 ,  H05K2201/09609 ,  H05K2201/0969 ,  H05K2201/09718 ,  H05K2201/09945 ,  H05K2201/10689

Abstract: A multilayer printed wiring board comprises at least one layer with interlayer connection pattern (200, 300) at the basic grids. The interlayer connection pattern (200, 300) has a clearance (62, 204, 304) when a small diameter through hole (60B) is formed and has a land part (63, 205, 303) contacted to the through hole wall (61A) when a large diameter through hole (60A) is formed.
In order to obtain interlayer connection or non-connection, the diameter of a through hole is varied.

Abstract translation: 多层印刷线路板包括至少一层在基本网格处具有层间连接图案（200,300）的层。 当形成小直径通孔（60B）时，层间连接图案（200,300）具有间隙（62,204,304），并且具有与通孔壁（61A）接触的接合部分（63,205,303） ）形成大直径通孔（60A）。 为了获得层间连接或不连接，通孔的直径是变化的。

公开(公告)号：EP0074303A1

公开(公告)日：1983-03-16

申请号：EP82401565.5

申请日：1982-08-23

Applicant: Rouge, François

Inventor： Rouge, François

IPC: H05K1/00 ,  H05K3/46

CPC classification number: H05K1/0287 ,  H05K1/0298 ,  H05K3/429 ,  H05K2201/09609 ,  H05K2201/09945

Abstract: Une ébauche pour circuit électrique multicouches comprend un support plat en matériau isolant qui contient au moins une couche interne (5,6), parallèle aux faces du support et présentant un réseau conducteur continu formé par la répétition à deux dimensions d'un même motif. Ce réseau libère une première grille, de pas constant p, de sites non conducteurs (2) et forme une seconde grille, décalée de pl2 par rapport à la première, de sites dont au moins un par motif (3) est non conducteur et dont les autres (1) appartiennent au réseau conducteur. Ainsi, une connexion peut être effectuée entre la couche interne et un composant porté par le support à l'aide d'un trou métallisé traversant l'un desdits autres sites (1).