公开(公告)号：EP2849221A1

公开(公告)日：2015-03-18

申请号：EP13183978.9

申请日：2013-09-11

Applicant: ABB Technology AG

Inventor： Hartmann, Samuel ,  Hajas, David ,  Berger, Andreas ,  Trüssel, Dominik

IPC: H01L23/373 ,  H01L23/42 ,  H01L23/433

CPC classification number: H01L23/42 ,  H01L23/433 ,  H01L2924/0002 ,  H05K1/0306 ,  H01L2924/00

Abstract: A cooling arrangement (30a, 30b) for a power semiconductor module (10) comprises a thermally emitting surface (22) in thermal contact with at least one power semiconductor (16) of the power semiconductor module (10); a cooling body (24) in thermal contact with the thermally emitting surface (22) adapted for dissipating heat generated by the at least one power semiconductor (16); and a thermally conducting body (26a, 26b), which is arranged between the thermally emitting surface (22) and the cooling body (24), such that the heat emitted from the thermally emitting surface (22) is conducted via the thermally conducting body (26a, 26b) to the cooling body (24). The thermally conducting body (26a, 26b) comprises at least one foil (32, 32a, 32b) and a plastically deformable material (34) adapted for conduction heat, which is prevented to leak from the cooling arrangement (30a, 30b) by the at least one foil (32, 32a, 32b).

Abstract translation: 用于功率半导体模块（10）的冷却装置（30a，30b）包括与功率半导体模块（10）的至少一个功率半导体（16）热接触的热发射表面（22）。 与热发射表面（22）热接触的冷却体（24），其适于消散由所述至少一个功率半导体（16）产生的热量; 以及布置在所述热发射表面（22）和所述冷却体（24）之间的导热体（26a，26b），使得从所述热发射表面（22）发射的热量经由所述导热体 （26a，26b）连接到冷却体（24）。 导热体（26a，26b）包括至少一个箔（32,32a，32b）和适于传导热的可塑性变形材料（34），其被防止从冷却装置（30a，30b）泄漏 至少一个箔片（32,32a，32b）。

公开(公告)号：EP2962799B1

公开(公告)日：2016-09-07

申请号：EP14175716.1

申请日：2014-07-04

Applicant: ABB Technology AG

Inventor： Hartmann, Samuel ,  Guillon, David ,  Hajas, David ,  Thut, Markus

IPC: B23K20/10 ,  B23K37/06 ,  H01R43/02 ,  H01L23/00 ,  H01L23/48 ,  H01L23/498 ,  H01L21/48 ,  B23K26/12

CPC classification number: H05K5/0034 ,  B23K20/10 ,  H01L21/4853 ,  H01L23/047 ,  H01L23/3735 ,  H01L23/48 ,  H01L23/49861 ,  H01L24/48 ,  H01L24/49 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/49097 ,  H01L2224/49111 ,  H01L2224/73265 ,  H01L2924/00014 ,  H01R43/0207 ,  H01R43/205 ,  H05K1/111 ,  H05K1/181 ,  H05K3/301 ,  H05K2203/0285 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

公开(公告)号：EP2924719A1

公开(公告)日：2015-09-30

申请号：EP14161566.6

申请日：2014-03-25

Applicant: ABB Technology AG

Inventor： Sivasubramaniam, Venkatesh ,  Guillon, David ,  Hajas, David ,  Sueltmann, Peter

IPC: H01L21/60 ,  H01L23/373 ,  H01L25/07

CPC classification number: H01L24/29 ,  H01L24/32 ,  H01L24/83 ,  H01L25/072 ,  H01L2224/03312 ,  H01L2224/03418 ,  H01L2224/03422 ,  H01L2224/291 ,  H01L2224/29239 ,  H01L2224/29324 ,  H01L2224/29339 ,  H01L2224/29344 ,  H01L2224/29347 ,  H01L2224/29364 ,  H01L2224/2949 ,  H01L2224/32227 ,  H01L2224/80003 ,  H01L2224/80055 ,  H01L2224/80065 ,  H01L2224/80075 ,  H01L2224/8009 ,  H01L2224/80095 ,  H01L2224/80205 ,  H01L2224/80447 ,  H01L2224/83002 ,  H01L2224/8301 ,  H01L2224/83022 ,  H01L2224/83055 ,  H01L2224/83065 ,  H01L2224/83075 ,  H01L2224/8309 ,  H01L2224/83191 ,  H01L2224/83192 ,  H01L2224/83203 ,  H01L2224/83205 ,  H01L2224/83395 ,  H01L2224/83447 ,  H01L2224/83815 ,  H01L2224/8384 ,  H01L2924/13055 ,  H01L2924/00014 ,  H01L2924/014 ,  H01L2924/00

Abstract: The present invention relates to a method for generating a power semiconductor module (14) using a heat applying joining technique for joining two joining partners (10, 16), the heat applying joining technique comprising the steps of:
a) Providing a first joining partner (16) with a joining surface;
b) Coating the joining surface of the first joining partner (16) at least partly with a protection coating (22), the protection coating (22) having a decomposition temperature t 1 at which the material of the protection coating (22) goes into the gaseous phase;
c) Optionally applying a joining material (23) to at least a part of the protection coating (22) or to a joining surface of the second joining partner (16); and
d) Joining the joining surfaces of the two joining partners (10, 16) by applying heat with a temperature t 2 , wherein t 2 ≥ t 1 and by optionally applying pressure to the joining partners (10, 16).
One of the first and second joining partners (10, 16) is a substrate (10) and the further of the first and second joining partners (10, 16) is a power semiconductor device (16), a baseplate or a terminal. The heat applying joining technique may be a sintering process, a soldering process or an ultrasonic welding process.
Such a method provides an especially gentle and cost-saving method for heat applying joining techniques, such as die-attachment.

Abstract translation: 本发明涉及一种方法，用于使用应用连接技术用于接合两个对接件（10，16），所述热施加接合技术，包括以下步骤的热的功率半导体模块（14）：a）提供第一对接件 （16）配有一个接合表面上; b）中涂覆所述第一接合部件（16）至少部分地与具有分解温度T 1在其中保护涂层的材料（22）进入一个保护涂层（22），所述保护涂层（22）的接合表面 气相; c）任选施加接合材料（23）到至少所述保护涂层（22的一部分），或到第二对接件（16）的接合表面上; 以及d）通过与温度T 2，T worin 2‰¥吨1施加热和通过可选地将压力施加到接合伙伴（10，16）接合的两个接合部（10，16）的接合表面。 之一的第一和第二接合部件（10，16）是基底（10）和所述另外的第一和第二接合部件（10，16）是一个功率半导体器件（16），基板或终端。 施加接合技术的热量可以是烧结过程中，焊接工艺或超声焊接工艺。 这样的方法提供了爱一个用于加热的连接技术，特别是颜色温柔节省成本的方法：如附着。

公开(公告)号：EP2962799A1

公开(公告)日：2016-01-06

申请号：EP14175716.1

申请日：2014-07-04

Applicant: ABB Technology AG

Inventor： Hartmann, Samuel ,  Guillon, David ,  Hajas, David ,  Thut, Markus

IPC: B23K20/10 ,  B23K37/06 ,  H01R43/02 ,  H01L23/00 ,  H01L23/48 ,  H01L23/498 ,  H01L21/48 ,  B23K26/12

CPC classification number: H05K5/0034 ,  B23K20/10 ,  H01L21/4853 ,  H01L23/047 ,  H01L23/3735 ,  H01L23/48 ,  H01L23/49861 ,  H01L24/48 ,  H01L24/49 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/49097 ,  H01L2224/49111 ,  H01L2224/73265 ,  H01L2924/00014 ,  H01R43/0207 ,  H01R43/205 ,  H05K1/111 ,  H05K1/181 ,  H05K3/301 ,  H05K2203/0285 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: Ein Halbleitermodul (10) umfasst eine Basisplatte (12), ein Substrat (14) auf der Basisplatte (12), das eine Metallisierung (28) auf wenigstens einer Seite aufweist und das wenigstens einen Halbleiterchip (24) trägt, ein Gehäuse (16), das an der Basisplatte (12) befestigt ist und das Substrat (14) wenigstens teilweise umschließt, und wenigstens einen Anschluss (34), der an einem anderen Ende einen Anschlussfuß (36) aufweist, der mittels Ultraschallschweißen auf einer Anschlussstelle (38) der Metallisierung (28) befestigt ist. Das Gehäuse (16) weist eine Schutzwandung (42) auf, die den Anschluss (34) umgibt und einen Innenraum (22) des Gehäuses (16) in einen ungeschützten Bereich (46) und einen geschützten Bereich (44) unterteilt. Die Schutzwandung (42) ist derart ausgebildet, dass zwischen dem Substrat (14) und der Schutzwandung (42) ein Spalt (48) gebildet ist, der dazu ausgeführt ist, einen Fluidstrom (60) derart zu führen, dass beim Ultraschallschweißen des Anschlussfußes (36) auf die Anschlussstelle (38) entstehende Partikel davon abgehalten werden, von dem ungeschützten Bereich (46) in den geschützten Bereich (44) zu dringen.

Abstract translation: 一种半导体模块（10）包括在底板（12），其具有在至少一侧上的金属化（28）和所述至少一个半导体芯片（24），外壳的底板（12），基板（14）（16） 其被安装在基座板（12）和基片（14）至少部分地围绕，以及具有在另一端（36）的终端的基础上，通过超声波焊接的手段的一个连接点（38）的至少一个端子（34） 金属化（28）附连。 所述壳体（16）具有围绕所述连接器（34）和在一个非保护区（46）和划分一个保护区（44）的所述壳体（16）的内部（22）的保护壁（42）。 保护壁（42）被形成为使得所述基板（14）和所述保护壁（42）的间隙之间（48）形成，其被设计成引导流体的流动（60），使得（连接脚的超声波焊接过程中 36）（在所得结穿透防止38）颗粒（通过在保护区（44）的未被保护的区域46）。

公开(公告)号：EP2688101A1

公开(公告)日：2014-01-22

申请号：EP12177216.4

申请日：2012-07-20

Applicant: ABB Technology AG

Inventor： Pâques, Gontran ,  Trüssel, Dominik ,  Groot, Waldemar ,  Ellenbroek, Stefan ,  Hajas, David

IPC: H01L25/07

CPC classification number: H01L24/83 ,  H01L23/13 ,  H01L23/49811 ,  H01L24/32 ,  H01L25/071 ,  H01L25/074 ,  H01L25/162 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/19107 ,  H05K1/0254 ,  H05K1/117 ,  H05K1/144 ,  H05K2201/042 ,  H05K2201/09081 ,  H05K2201/09163 ,  H05K2201/1028 ,  H05K2201/10287 ,  H05K2201/2045 ,  H01L2924/00

Abstract: The present invention provides a method for electrically connecting a contact (7) of a first substrate (3) to a contact (11) of a second substrate (5), whereby the first substrate (3) is positioned below the second substrate (5), comprising the steps of providing the first substrate (3) with its contact (7) facing towards the second substrate (5), providing the second substrate (5) with its contact (11) facing away from the first substrate (3), bonding a bonding means (15) to the contact (7) of the first substrate (3), bonding the bonding means (15) to the first substrate (3) thereby forming a loop (17), and electrically connecting the contact (11) of the second substrate (5) to the bonding means (15). The present invention also provides an arrangement (1) of a first and a second substrate (3, 5), whereby the first substrate (3) is positioned below the second substrate (5), wherein a contact (7) of the first substrate (3) is connected to a contact (11) of the second substrate (5) according to the above method and a power semiconductor module comprising the above arrangement (1).

Abstract translation: 本发明提供一种将第一基板（3）的触点（7）与第二基板（5）的触点（11）电连接的方法，由此第一基板（3）位于第二基板（5）的下方 ），包括以下步骤：使其第一衬底（3）具有面向第二衬底（5）的触点（7），使第二衬底（5）的接触面（11）背离第一衬底（3） 将接合装置（15）接合到第一基板（3）的接触件（7）上，将接合装置（15）接合到第一基板（3），从而形成环（17），并将接触件 第二基板（5）的端部（11）与接合装置（15）的连接。 本发明还提供了第一和第二基板（3,5）的布置（1），由此第一基板（3）位于第二基板（5）的下方，其中第一基板（7）的接触件 （3）根据上述方法连接到第二基板（5）的触点（11），以及包括上述布置（1）的功率半导体模块。

公开(公告)号：EP2302676A1

公开(公告)日：2011-03-30

申请号：EP09171605.0

申请日：2009-09-29

Applicant: ABB Technology AG

Inventor： Hajas, David

IPC: H01L25/07 ,  H01L23/60

CPC classification number: H01L23/60 ,  H01L23/14 ,  H01L23/49838 ,  H01L25/072 ,  H01L2224/49111 ,  H01L2224/49113 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/00

Abstract: The invention is concerned with a high power semiconductor device comprising a substrate (10), a conductive layer (12) on a major surface of the substrate (10), a PD barrier (20) provided as a PD barrier layer along the edges of the conductive layer (12) where the conductive layer is joined to the substrate (10), wherein the PD barrier includes a ceramic material; and concerns a method for manufacturing such a high power semiconductor device.

Abstract translation: 本发明涉及一种大功率半导体器件，其包括衬底（10），在衬底（10）的主表面上的导电层（12），PD栅极（20），沿PD边界边缘 所述导电层（12），其中所述导电层与所述基板（10）接合，其中所述PD势垒包括陶瓷材料; 并且涉及用于制造这种大功率半导体器件的方法。