公开(公告)号：EP3285294A1

公开(公告)日：2018-02-21

申请号：EP17185777.4

申请日：2017-08-10

申请人： EM Microelectronic-Marin SA

发明人： Kuratli, Christoph ,  Dupraz, Yves

IPC分类号： H01L23/485 ,  H01L23/544 ,  H01L23/528

CPC分类号： H01L24/09 ,  G01R31/31715 ,  G01R31/31937 ,  H01L22/32 ,  H01L23/3114 ,  H01L23/525 ,  H01L23/528 ,  H01L23/5286 ,  H01L24/05 ,  H01L24/06 ,  H01L24/16 ,  H01L24/17 ,  H01L24/48 ,  H01L24/49 ,  H01L2224/02371 ,  H01L2224/02375 ,  H01L2224/02377 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/05015 ,  H01L2224/05548 ,  H01L2224/05551 ,  H01L2224/05552 ,  H01L2224/05554 ,  H01L2224/0603 ,  H01L2224/06051 ,  H01L2224/06167 ,  H01L2224/13028 ,  H01L2224/131 ,  H01L2224/16106 ,  H01L2224/1613 ,  H01L2224/16227 ,  H01L2224/48227 ,  H01L2224/49113 ,  H01L2224/49175 ,  H01L2924/00014 ,  H01L2224/05599 ,  H01L2924/014

摘要： The invention relates to an electronic system comprising:
- an integrated circuit die (10') having:
• at least 2 bond pads (20, 37)
• a redistribution layer, said redistribution layer having:
- at least a solder pad (19') comprising 2 portions (33, 34) arranged to enable an electrical connection between each other by a same solder ball placed on said solder pad (19'), but electrically isolated of each other in the absence of a solder ball on the solder pad (19')
- at least 2 redistribution wires (22, 23, 39), each one connecting one of the 2 portions (33, 34) to one of the 2 bond pads (20, 37),

a second bond pad (37) connected via a second redistribution wire (39) to a second portion (34) of the solder pad (19') being dedicated to testing said integrated circuit die (10')
- a grounded printed circuit board track (24), a solder ball (35) being placed between the solder pad (19') and the printed circuit board track (24).

摘要翻译： 本发明涉及一种电子系统，包括： - 集成电路管芯（10'），其具有：·至少2个接合焊盘（20,37）·重新分布层，所述重新分布层具有： - 至少一个焊盘（19' ）包括布置成通过放置在所述焊盘（19'）上的相同焊球实现彼此之间的电连接的两个部分（33,34），但是在焊盘上没有焊球的情况下彼此电隔离 （19）; - 至少两个再分配线（22,23,39），每个再分配线将两个部分（33,34）中的一个连接到2个键合焊盘（20,37）中的一个，第二键合焊盘（37 ）经由第二再分布线（39）连接到专用于测试所述集成电路管芯（10'）的焊盘（19'）的第二部分（34） - 接地印刷电路板轨道（24），焊料 球（35）放置在焊料垫（19'）和印刷电路板轨道（24）之间。

公开(公告)号：EP2750185A1

公开(公告)日：2014-07-02

申请号：EP13199510.2

申请日：2013-12-24

申请人： Commissariat à l'Énergie Atomique et aux Énergies Alternatives ,  STMicroelectronics (Crolles 2) SAS

发明人： Colonna, Jean-Philippe ,  Aumont, Christophe ,  Landis, Stéfan

IPC分类号： H01L23/48 ,  H01L21/768

CPC分类号： H01H1/00 ,  H01L21/76817 ,  H01L23/3157 ,  H01L23/481 ,  H01L24/03 ,  H01L24/05 ,  H01L24/13 ,  H01L2224/02372 ,  H01L2224/0346 ,  H01L2224/0348 ,  H01L2224/0401 ,  H01L2224/05009 ,  H01L2224/05025 ,  H01L2224/05548 ,  H01L2224/05571 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/10126 ,  H01L2224/13008 ,  H01L2224/13017 ,  H01L2224/13022 ,  H01L2224/13024 ,  H01L2224/13028 ,  H01L2224/13082 ,  H01L2224/13111 ,  H01L2224/13147 ,  H01L2224/1403 ,  H01L2224/14051 ,  H01L2224/14505 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2924/01047 ,  H01L2224/05552

摘要： Procédé de réalisation d'une structure conductrice comprenant des étapes de :
a) formation sur une face donnée du support (100-103) comprenant au moins un élément conducteur (105a, 515) d'au moins une zone d'absorption de contraintes à base d'un matériau diélectrique (106),
b) formation d'au moins une ouverture (108a) dans ledit matériau diélectrique (106) en appliquant un moule (200, 300, 400) sur ledit matériau diélectrique (106), ladite ouverture étant dotée de parois inclinées par rapport à une normale au plan principal dudit support, le fond de ladite ouverture dévoilant ledit élément conducteur (105a, 515),
c) remplissage de ladite ouverture à l'aide d'un matériau conducteur (111).

摘要翻译： 所述创建方法包括形成电介质材料至少一个第一电介质材料块，所述第一电介质材料块具有相对于支撑主平面垂直的倾斜壁的第一空腔和暴露导电元件的底部。 将模具（300）施加在电介质材料的区域上，而空腔填充有导电材料，以在导电元件的延伸部分中形成导电区域。 还包括用于压花模具的独立权利要求。

公开(公告)号：EP3285293A1

公开(公告)日：2018-02-21

申请号：EP17185770.9

申请日：2017-08-10

申请人： EM Microelectronic-Marin SA

发明人： Kuratli, Christoph ,  Dupraz, Yves

IPC分类号： H01L23/485 ,  H01L23/528 ,  H01L23/544

CPC分类号： H01L24/09 ,  G01R31/31715 ,  G01R31/31937 ,  H01L22/32 ,  H01L23/3114 ,  H01L23/525 ,  H01L23/528 ,  H01L23/5286 ,  H01L24/05 ,  H01L24/06 ,  H01L24/16 ,  H01L24/17 ,  H01L24/48 ,  H01L24/49 ,  H01L2224/02371 ,  H01L2224/02375 ,  H01L2224/02377 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/05015 ,  H01L2224/05548 ,  H01L2224/05551 ,  H01L2224/05552 ,  H01L2224/05554 ,  H01L2224/0603 ,  H01L2224/06051 ,  H01L2224/06167 ,  H01L2224/13028 ,  H01L2224/131 ,  H01L2224/16106 ,  H01L2224/1613 ,  H01L2224/16227 ,  H01L2224/48227 ,  H01L2224/49113 ,  H01L2224/49175 ,  H01L2924/00014 ,  H01L2224/05599 ,  H01L2924/014

摘要： The invention relates to an integrated circuit die (10') having:
- at least two bond pads (20, 21)
- a redistribution layer, said redistribution layer having:
• at least one solder pad (19') comprising two portions (33, 34) arranged to enable an electrical connection between each other by a same solder ball placed on said solder pad (19'), but electrically isolated of each other in the absence of a solder ball on the solder pad (19')
• at least two redistribution wires (22, 23, 39), each one connecting one of the two portions (33, 34) to one of the two bond pads (20, 21),

a first bond pad (20) connected via a first redistribution wire (22) to a first portion (33) of the solder pad (19') being dedicated to digital ground and a second bond pad (21) connected via a second redistribution wire (23) to a second portion (34) of the solder pad (19') being dedicated to analog ground.

摘要翻译： 本发明涉及一种集成电路管芯（10'），其具有： - 至少两个接合焊盘（20,21） - 再分布层，所述再分布层具有：·至少一个焊盘（19'），其包括两个部分 ，其布置成通过放置在所述焊盘（19'）上的相同焊球实现彼此之间的电连接，但在焊盘（19'）上没有焊球的情况下彼此电隔离•在 至少两个再分配线（22,23,39），每个再分配线将两个部分（33,34）中的一个连接到两个键合焊盘（20,21）中的一个;第一键合焊盘（20），通过第一再分布 （22）连接到所述焊盘（19'）的专用于数字地的第一部分（33），和通过第二重分配导线（23）连接到所述第二焊盘（21）的第二部分（34） 焊盘（19'）专用于模拟地。

公开(公告)号：EP2597677B1

公开(公告)日：2014-08-06

申请号：EP11190389.4

申请日：2011-11-23

申请人： ams AG

发明人： Cassidy, Cathal ,  Schrems, Martin ,  Schrank, Franz

IPC分类号： H01L23/48 ,  H01L25/065 ,  H01L23/00 ,  H01L21/768

CPC分类号： H01L23/5226 ,  H01L21/76898 ,  H01L23/481 ,  H01L23/5283 ,  H01L23/53295 ,  H01L23/552 ,  H01L24/05 ,  H01L24/06 ,  H01L24/11 ,  H01L24/13 ,  H01L24/14 ,  H01L24/16 ,  H01L25/0657 ,  H01L2224/02372 ,  H01L2224/0401 ,  H01L2224/05548 ,  H01L2224/05569 ,  H01L2224/05572 ,  H01L2224/10125 ,  H01L2224/11334 ,  H01L2224/11849 ,  H01L2224/13025 ,  H01L2224/13027 ,  H01L2224/13028 ,  H01L2224/131 ,  H01L2224/1319 ,  H01L2224/13561 ,  H01L2224/1357 ,  H01L2224/136 ,  H01L2224/16106 ,  H01L2224/1613 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2924/00014 ,  H01L2924/30101 ,  H01L2924/00012 ,  H01L2924/014 ,  H01L2224/05552

摘要： The semiconductor device comprises a semiconductor substrate (10) with a metallization (111) having an upper terminal layer (22) located at a front side (20) of the substrate. The metallization forms a through-substrate via (23) from the upper terminal layer to a rear terminal layer (13) located opposite to the front side at a rear side (21) of the substrate. The through-substrate via comprises a void (101), which may be filled with air or another gas. A solder ball (100) closes the void without completely filling it. A variety of interconnections for threedimensional integration is offered by this scheme.

公开(公告)号：EP2891177A2

公开(公告)日：2015-07-08

申请号：EP13770728.7

申请日：2013-08-30

申请人： Qualcomm Incorporated

发明人： SRINIVAS, Vaishnav ,  YANG, Bernie, Jord ,  BRUNOLLI, Michael ,  WEST, David, Ian ,  PAYNTER, Charles, David

IPC分类号： H01L23/522 ,  H01L23/50 ,  H01L21/66 ,  H01L21/60 ,  H01L23/485

CPC分类号： H01L24/17 ,  H01L21/563 ,  H01L22/32 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L24/14 ,  H01L24/16 ,  H01L24/27 ,  H01L24/29 ,  H01L24/30 ,  H01L24/32 ,  H01L24/81 ,  H01L24/83 ,  H01L2224/02377 ,  H01L2224/0401 ,  H01L2224/05558 ,  H01L2224/0556 ,  H01L2224/05569 ,  H01L2224/11462 ,  H01L2224/13028 ,  H01L2224/131 ,  H01L2224/13109 ,  H01L2224/13116 ,  H01L2224/13147 ,  H01L2224/14165 ,  H01L2224/16225 ,  H01L2224/16245 ,  H01L2224/27462 ,  H01L2224/29028 ,  H01L2224/29078 ,  H01L2224/29147 ,  H01L2224/3012 ,  H01L2224/3213 ,  H01L2224/73204 ,  H01L2224/81193 ,  H01L2224/81815 ,  H01L2224/831 ,  H01L2924/00014 ,  H01L2924/01322 ,  H01L2924/07802 ,  H01L2924/381 ,  H01L2924/0105 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/05552

摘要： Various aspects of an approach for routing die signals in an interior portion of a die using external interconnects are described herein. The approach provides for contacts coupled to circuits in the interior portion of the die, where the contacts are exposed to an exterior portion of the die. The external interconnects are configured to couple these contacts so that signals from the circuits in the interior portion of the die may be routed externally to the die. In various aspects of the disclosed approach, the external interconnects are protected by a packaging for the die.

公开(公告)号：EP2854167A1

公开(公告)日：2015-04-01

申请号：EP14176547.9

申请日：2011-11-23

申请人： ams AG

发明人： Cassidy, Cathal ,  Schrems, Martin ,  Schrank, Franz

IPC分类号： H01L23/00 ,  H01L23/48 ,  H01L21/768 ,  H01L25/065 ,  H01L23/552

CPC分类号： H01L23/5226 ,  H01L21/76898 ,  H01L23/481 ,  H01L23/5283 ,  H01L23/53295 ,  H01L23/552 ,  H01L24/05 ,  H01L24/06 ,  H01L24/11 ,  H01L24/13 ,  H01L24/14 ,  H01L24/16 ,  H01L25/0657 ,  H01L2224/02372 ,  H01L2224/0401 ,  H01L2224/05548 ,  H01L2224/05569 ,  H01L2224/05572 ,  H01L2224/10125 ,  H01L2224/11334 ,  H01L2224/11849 ,  H01L2224/13025 ,  H01L2224/13027 ,  H01L2224/13028 ,  H01L2224/131 ,  H01L2224/1319 ,  H01L2224/13561 ,  H01L2224/1357 ,  H01L2224/136 ,  H01L2224/16106 ,  H01L2224/1613 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2924/00014 ,  H01L2924/30101 ,  H01L2924/00012 ,  H01L2924/014 ,  H01L2224/05552

摘要： The semiconductor device comprises a semiconductor substrate (10) with a metallization (111) having an upper terminal layer (22) located at a front side (20) of the substrate. The metallization forms a through-substrate via (23) from the upper terminal layer to a rear terminal layer (13) located opposite to the front side at a rear side (21) of the substrate. The through-substrate via comprises a void (101), which may be filled with air or another gas and forms an annular cavity surrounding a pillar (105). A solder ball (100) closes the void without completely filling it. A variety of interconnections for threedimensional integration is offered by this scheme.

摘要翻译： 该半导体器件包括具有位于的前侧（20），一个基片的金属化（111），其具有上部端子层（22）的半导体基板（10）。 金属化形成通孔从上部终端层，以相对位于前侧处的基板的后侧（21）的后部终端层（13）的基板（23）。 经由包括贯通基板哪个可填充有空气或另一气体和周围的一个支柱（105）的环形腔设计的形式的空隙（101）。 焊球（100）关闭的空隙而不完全填充呼叫它。 各种互连的三维集成是通过该方案提供的。

公开(公告)号：EP2597677A1

公开(公告)日：2013-05-29

申请号：EP11190389.4

申请日：2011-11-23

申请人： austriamicrosystems AG

发明人： Cassidy, Cathal ,  Schrems, Martin ,  Schrank, Franz

IPC分类号： H01L23/48 ,  H01L25/065

CPC分类号： H01L23/5226 ,  H01L21/76898 ,  H01L23/481 ,  H01L23/5283 ,  H01L23/53295 ,  H01L23/552 ,  H01L24/05 ,  H01L24/06 ,  H01L24/11 ,  H01L24/13 ,  H01L24/14 ,  H01L24/16 ,  H01L25/0657 ,  H01L2224/02372 ,  H01L2224/0401 ,  H01L2224/05548 ,  H01L2224/05569 ,  H01L2224/05572 ,  H01L2224/10125 ,  H01L2224/11334 ,  H01L2224/11849 ,  H01L2224/13025 ,  H01L2224/13027 ,  H01L2224/13028 ,  H01L2224/131 ,  H01L2224/1319 ,  H01L2224/13561 ,  H01L2224/1357 ,  H01L2224/136 ,  H01L2224/16106 ,  H01L2224/1613 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2924/00014 ,  H01L2924/30101 ,  H01L2924/00012 ,  H01L2924/014 ,  H01L2224/05552

摘要： The semiconductor device comprises a semiconductor substrate (10) with a metallization (111) having an upper terminal layer (22) located at a front side (20) of the substrate. The metallization forms a through-substrate via (23) from the upper terminal layer to a rear terminal layer (13) located opposite to the front side at a rear side (21) of the substrate. The through-substrate via comprises a void (101), which may be filled with air or another gas. A solder ball (100) closes the void without completely filling it. A variety of interconnections for threedimensional integration is offered by this scheme.

公开(公告)号：EP3146561A2

公开(公告)日：2017-03-29

申请号：EP15725962.3

申请日：2015-05-18

申请人： Microchip Technology Incorporated

发明人： DIX, Greg ,  MELCHER, Roger ,  KLINE, Harold

IPC分类号： H01L23/485 ,  H01L23/528 ,  H01L23/482 ,  H01L23/495

CPC分类号： H01L23/49513 ,  H01L23/3114 ,  H01L23/3171 ,  H01L23/4824 ,  H01L23/4951 ,  H01L23/49541 ,  H01L23/49562 ,  H01L23/49575 ,  H01L23/528 ,  H01L24/05 ,  H01L24/13 ,  H01L24/14 ,  H01L24/16 ,  H01L24/48 ,  H01L24/49 ,  H01L2224/05553 ,  H01L2224/05554 ,  H01L2224/13014 ,  H01L2224/13022 ,  H01L2224/13028 ,  H01L2224/131 ,  H01L2224/1319 ,  H01L2224/14133 ,  H01L2224/1613 ,  H01L2224/16245 ,  H01L2224/48245 ,  H01L2224/49171 ,  H01L2924/00014 ,  H01L2924/1305 ,  H01L2924/19107 ,  H01L2924/014 ,  H01L2924/0665 ,  H01L2924/0781 ,  H01L2924/00012 ,  H01L2224/45099

摘要： A semiconductor power chip has a semiconductor power device formed on a semiconductor die; wherein the semiconductor power device comprises an array of conductive contact elements; a passivation layer formed over the plurality of conductive contact elements, the passivation layer comprising passivation openings over a plurality of the conductive contact elements; and an array of conductive bumps including one or more interconnection bumps, wherein each interconnection bump is formed over the passivation layer and extends into at least two of the passivation openings and into contact with at least two underlying conductive contact elements to thereby provide a conductive coupling between the at least two underlying conductive contact elements.

摘要翻译： 半导体功率芯片具有形成在半导体晶片上的半导体功率器件; 其中所述半导体功率器件包括导电接触元件阵列; 形成在所述多个导电接触元件上的钝化层，所述钝化层包括多个所述导电接触元件上的钝化开口; 以及包括一个或多个互连凸块的导电凸块阵列，其中每个互连凸块形成在钝化层之上并且延伸到至少两个钝化开口中并与至少两个下面的导电接触元件接触，从而提供导电耦合 在所述至少两个下面的导电接触元件之间。

公开(公告)号：EP2854167B1

公开(公告)日：2016-01-20

申请号：EP14176547.9

申请日：2011-11-23

申请人： ams AG

发明人： Cassidy, Cathal ,  Schrems, Martin ,  Schrank, Franz

IPC分类号： H01L23/00 ,  H01L23/48 ,  H01L21/768 ,  H01L25/065 ,  H01L23/552

CPC分类号： H01L23/5226 ,  H01L21/76898 ,  H01L23/481 ,  H01L23/5283 ,  H01L23/53295 ,  H01L23/552 ,  H01L24/05 ,  H01L24/06 ,  H01L24/11 ,  H01L24/13 ,  H01L24/14 ,  H01L24/16 ,  H01L25/0657 ,  H01L2224/02372 ,  H01L2224/0401 ,  H01L2224/05548 ,  H01L2224/05569 ,  H01L2224/05572 ,  H01L2224/10125 ,  H01L2224/11334 ,  H01L2224/11849 ,  H01L2224/13025 ,  H01L2224/13027 ,  H01L2224/13028 ,  H01L2224/131 ,  H01L2224/1319 ,  H01L2224/13561 ,  H01L2224/1357 ,  H01L2224/136 ,  H01L2224/16106 ,  H01L2224/1613 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2924/00014 ,  H01L2924/30101 ,  H01L2924/00012 ,  H01L2924/014 ,  H01L2224/05552

摘要： The semiconductor device comprises a semiconductor substrate (10) with a metallization (111) having an upper terminal layer (22) located at a front side (20) of the substrate. The metallization forms a through-substrate via (23) from the upper terminal layer to a rear terminal layer (13) located opposite to the front side at a rear side (21) of the substrate. The through-substrate via comprises a void (101), which may be filled with air or another gas. A solder ball (100) closes the void without completely filling it. A variety of interconnections for threedimensional integration is offered by this scheme.

摘要翻译： 该半导体器件包括具有位于的前侧（20），一个基片的金属化（111），其具有上部端子层（22）的半导体基板（10）。 金属化形成通孔从上部终端层，以相对位于前侧处的基板的后侧（21）的后部终端层（13）的基板（23）。 经由包括贯通基板哪个可填充有空气或其它气体的空隙（101）。 焊球（100）关闭的空隙而不完全填充呼叫它。 各种互连的三维集成是通过该方案提供的。

公开(公告)号：EP2750185B1

公开(公告)日：2015-09-30

申请号：EP13199510.2

申请日：2013-12-24

申请人： Commissariat à l'Énergie Atomique et aux Énergies Alternatives ,  STMicroelectronics (Crolles 2) SAS

发明人： Colonna, Jean-Philippe ,  Aumont, Christophe ,  Landis, Stéfan

IPC分类号： H01L21/768 ,  H01L23/00 ,  H01L23/31 ,  H01L23/48

CPC分类号： H01H1/00 ,  H01L21/76817 ,  H01L23/3157 ,  H01L23/481 ,  H01L24/03 ,  H01L24/05 ,  H01L24/13 ,  H01L2224/02372 ,  H01L2224/0346 ,  H01L2224/0348 ,  H01L2224/0401 ,  H01L2224/05009 ,  H01L2224/05025 ,  H01L2224/05548 ,  H01L2224/05571 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/10126 ,  H01L2224/13008 ,  H01L2224/13017 ,  H01L2224/13022 ,  H01L2224/13024 ,  H01L2224/13028 ,  H01L2224/13082 ,  H01L2224/13111 ,  H01L2224/13147 ,  H01L2224/1403 ,  H01L2224/14051 ,  H01L2224/14505 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2924/01047 ,  H01L2224/05552