利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

567 条记录 (耗时 0.013 秒)

    Power quad flat no-lead (PQFN) semiconductor package with leadframe islands for multi-phase power inverter
    3.
    发明公开
    Power quad flat no-lead (PQFN) semiconductor package with leadframe islands for multi-phase power inverter 审中-公开
    功率四方扁平无引线（PQFN）半导体封装，带引线框岛，用于多相逆变器

    公开(公告)号：EP2775519A3

    公开(公告)日：2017-11-15

    申请号：EP13199756.1

    申请日：2013-12-30

    申请人： International Rectifier Corporation

    发明人： Fernando, Dean ,  Barbosa, Roel

    IPC分类号： H01L23/495

    CPC分类号： H01L23/49575 ,  H01L23/4952 ,  H01L23/49548 ,  H01L23/49582 ,  H01L2224/05554 ,  H01L2224/0603 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48137 ,  H01L2224/48247 ,  H01L2224/4903 ,  H01L2224/49111 ,  H01L2224/49505 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/13091 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2924/00014

    摘要： According to an exemplary implementation, a power quad flat no-lead (PQFN) package includes a U-phase output node situated on a first leadframe island of a leadframe, a V-phase output node situated on a second leadframe island of said leadframe, and a W-phase output node situated on a W-phase die pad of said leadframe. The first leadframe island can be on a first leadframe strip of the leadframe, where the first leadframe strip is connected to a U-phase die pad of the leadframe. The second leadframe island can be on a second leadframe strip of the leadframe, where the second leadframe strip is connected to a V-phase die pad of the leadframe. A first W-phase power switch is situated on the W-phase die pad. Furthermore, at least one wirebond is connected to the W-phase die pad and to a source of a second W-phase power switch. The W-phase die pad can be a W-phase output terminal of the PQFN package.

    摘要翻译： 根据示例性实施方式，功率四方扁平无引线（PQFN）封装包括位于引线框架的第一引线框岛上的U相输出节点，位于所述引线框架的第二引线框岛上的V相输出节点， 以及位于所述引线框架的W相管芯焊盘上的W相输出节点。 第一引线框岛可以在引线框的第一引线框条上，其中第一引线框条连接到引线框的U相管芯焊盘。 第二引线框岛可位于引线框的第二引线框条上，其中第二引线框条连接到引线框的V相管芯焊盘。 第一W相电源开关位于W相管芯焊盘上。 此外，至少一个引线键合连接到W相管芯焊盘和第二W相电源开关的源极。 W相管芯焊盘可以是PQFN封装的W相输出端子。

    SEMICONDUCTOR MODULE
    8.
    发明公开
    SEMICONDUCTOR MODULE 审中-公开
    半导体模块

    公开(公告)号：EP3178110A1

    公开(公告)日：2017-06-14

    申请号：EP16784833.2

    申请日：2016-10-14

    申请人： ABB Schweiz AG

    发明人： HARTMANN, Samuel ,  SCHLAPBACH, Ulrich

    IPC分类号： H01L23/49

    CPC分类号： H01L24/49 ,  H01L24/05 ,  H01L24/06 ,  H01L24/48 ,  H01L25/072 ,  H01L2224/0603 ,  H01L2224/48137 ,  H01L2224/48139 ,  H01L2224/48227 ,  H01L2224/4846 ,  H01L2224/49111 ,  H01L2224/49431 ,  H01L2224/49433 ,  H01L2924/00014 ,  H01L2924/10161 ,  H01L2924/1203 ,  H01L2924/13055 ,  H01L2924/13091 ,  H01L2924/15787 ,  H01L2924/19107 ,  H01L2924/30107 ,  H01L2224/45099 ,  H01L2224/05599 ,  H01L2924/00012

    摘要： A semiconductor module (10), comprises a substrate plate (14); a semiconductor switch chip (22a) and a diode chip (24a) attached to a collector conductor (16) on the substrate plate (14), wherein the diode chip (24a) is electrically connected antiparallel to the semiconductor switch chip (22a); wherein the semiconductor switch chip (22a) is electrically connected via bond wires (28) to an emitter conductor (18) on the substrate plate (14) providing a first emitter current path (50a), which emitter conductor (18) is arranged oppositely to the semiconductor switch chip (22a) with respect to the diode chip (24a); wherein a gate electrode (40a) of the semiconductor switch chip (22a) is electrically connected via a bond wire (28) to a gate conductor (20) on the substrate plate (14) providing a gate current path (54a), which gate conductor (18) is arranged oppositely to the semiconductor switch chip (22a) with respect to the diode chip (24a); and wherein a protruding area (44) of the emitter conductor (18) runs besides the diode chip (24a) towards the first semiconductor switch chip (22a) and the first semiconductor switch chip (22a) is directly connected via a bond wire (28) with the protruding area (44) providing an additional emitter current path (52) running at least partially along the gate current path (54a). The semiconductor switch chip (22a) is a first semiconductor switch chip and the diode chip (24a) is a first diode chip, which are arranged in a first row (42a). The semiconductor module (10) comprises further a second row (42b) of a second semiconductor switch chip (22b) and a second diode chip (24a, 24b) attached to the collector conductor (16), wherein the diode chip (24a, 24b) of each row is electrically connected antiparallel to the semiconductor switch chip (22a, 22b) of the same row and the first and second rows (42a, 42b) are electrically connected in parallel. The first semiconductor switch chip (22a) is arranged besides the second diode chip (24b) and the second semiconductor chip (22b) is arranged besides the first diode chip (24a).

    摘要翻译： 半导体模块（10）包括基板（14）; （14）上的集电导体（16）附着的半导体开关芯片（22a）和二极管芯片（24a），其中二极管芯片（24a）与半导体开关芯片（22a）反平行地电连接; 其中所述半导体开关芯片（22a）经由接合线（28）电连接到所述衬底板（14）上的发射极导体（18），从而提供第一发射极电流路径（50a），所述发射极导体（18）被相反地布置 相对于所述二极管芯片（24a）连接到所述半导体开关芯片（22a）; 其中所述半导体开关芯片（22a）的栅电极（40a）经由接合线（28）电连接到所述衬底板（14）上的栅极导体（20），从而提供栅极电流路径（54a），所述栅极 导体（18）相对于二极管芯片（24a）与半导体开关芯片（22a）相对设置; 并且其中所述发射极导体（18）的突出区域（44）在所述二极管芯片（24a）之外朝向所述第一半导体开关芯片（22a）延伸并且所述第一半导体开关芯片（22a）经由接合线（28）直接连接 ）与凸出区域（44）提供至少部分地沿栅极电流路径（54a）延伸的额外的发射极电流路径（52）。 半导体开关芯片（22a）是第一半导体开关芯片，而二极管芯片（24a）是第一二极管芯片，其布置在第一行（42a）中。 所述半导体模块（10）还包括附接到所述集电导体（16）的第二半导体开关芯片（22b）和第二二极管芯片（24a，24b）的第二行（42b），其中所述二极管芯片（24a，24b ）与同一行的半导体开关芯片（22a，22b）反平行地电连接，并且第一和第二行（42a，42b）并联电连接。 第一半导体开关芯片（22a）布置在第二二极管芯片（24b）的旁边，第二半导体芯片（22b）布置在第一二极管芯片（24a）的旁边。