公开(公告)号：JP5803998B2

公开(公告)日：2015-11-04

申请号：JP2013152806

申请日：2013-07-23

Applicant: 株式会社村田製作所

Inventor： 小川 和渡 ,  渡邊 尊史 ,  嶋川 淳也 ,  加藤 充英

IPC: H01G2/06 ,  H01G4/12 ,  H01G4/30 ,  H05K3/00 ,  H01G13/00

CPC classification number: H05K3/0052 ,  H01G2/065 ,  H05K1/141 ,  H05K2201/049 ,  H05K2201/0909 ,  H05K2201/09181 ,  H05K2201/09645 ,  H05K2201/10636 ,  H05K2203/0191 ,  H05K2203/1563 ,  H05K3/3442 ,  Y02P70/611 ,  Y10T29/4913

公开(公告)号：JP2014138049A

公开(公告)日：2014-07-28

申请号：JP2013005136

申请日：2013-01-16

Applicant: Ricoh Co Ltd ,  株式会社リコー

Inventor： UMADOKORO HIROYUKI ,  MAEDA TAKEHISA ,  SUZUKI MASAFUMI ,  MATSUURA YUGO

IPC: H05K1/18 ,  H05K3/34 ,  H05K13/04

CPC classification number: H05K3/3447 ,  B41J2/473 ,  H05K3/308 ,  H05K2201/09072 ,  H05K2201/09645 ,  H05K2201/09854 ,  H05K2201/10106 ,  H05K2201/10121 ,  H05K2201/10757 ,  H05K2203/0195 ,  Y10T29/49142

Abstract: PROBLEM TO BE SOLVED: To provide an electronic circuit in which an electronic component having a plurality of lead pins are mounted on a substrate in a simple process while obtaining high reliability.SOLUTION: Disclosed is an electronic circuit 1 in which an electronic component 20 is mounted on a substrate 10. The electronic component 20 has a plurality of lead pins 21 electrically connected to wiring on the substrate 10. In the substrate 10, a hole 11 is provided whose dimension exceeds the maximum distance between the plurality of lead pins 21. The lead pins 21 are inserted into the hole 11 from the tip side of the lead pins 21, bent at a plurality of bent parts 23, 24 and fixed to the substrate by solder 31.

Abstract translation: 要解决的问题：提供一种电子电路，其中具有多个引脚的电子部件以简单的工艺安装在基板上，同时获得高可靠性。解决方案：公开了一种电子电路1，其中电子部件20是 安装在基板10上。电子部件20具有与基板10上的布线电连接的多个引线引脚21.在基板10中，设置有尺寸超过多个引脚21之间的最大距离的孔11。 引导销21从引脚21的前端侧插入到孔11中，在多个弯曲部23,24处弯曲，并通过焊料31固定在基板上。

公开(公告)号：JP4699502B2

公开(公告)日：2011-06-15

申请号：JP2008242308

申请日：2008-09-22

Applicant: モレックス インコーポレイテドMolex Incorporated

Inventor： ザデレジュ ヴィクター ,  エル ブランカー デビット ,  ジェイ ダンバッハ フィリップ

IPC: H01R13/658 ,  H01P1/04 ,  H01P3/02 ,  H01R12/16 ,  H01R24/00 ,  H01R43/16 ,  H01R43/18 ,  H05K1/02 ,  H05K3/10 ,  H05K3/30 ,  H05K3/40

CPC classification number: H01R43/24 ,  H01P1/04 ,  H01P3/02 ,  H01R12/724 ,  H01R13/405 ,  H01R13/6461 ,  H01R13/6474 ,  H05K1/024 ,  H05K3/107 ,  H05K3/308 ,  H05K3/403 ,  H05K2201/09036 ,  H05K2201/09045 ,  H05K2201/09118 ,  H05K2201/09645 ,  H05K2201/09981 ,  H05K2201/10893 ,  Y10S439/931 ,  Y10T29/4922 ,  Y10T29/49222

公开(公告)号：JP2010027654A

公开(公告)日：2010-02-04

申请号：JP2008183665

申请日：2008-07-15

Applicant: Nec Corp ,  日本電気株式会社

Inventor： TAKEDA TSUTOMU

IPC: H05K1/11 ,  H05K1/02 ,  H05K3/40 ,  H05K3/46

CPC classification number: H05K1/115 ,  H05K1/0237 ,  H05K3/42 ,  H05K3/429 ,  H05K2201/09627 ,  H05K2201/09636 ,  H05K2201/09645 ,  H05K2201/09809 ,  H05K2203/0242 ,  H05K2203/175

Abstract: PROBLEM TO BE SOLVED: To provide a wiring board, a method of forming a via in the wiring board and a method of manufacturing the wiring board that enable a space between vias formed in the wiring board to be reduced. SOLUTION: The wiring board 101 has a plurality of wiring layers, a first land 103a, a second land 103b, a first via 102a and a second via 102b. The first land 103a and the second land 103b are formed on one surface of the wiring board 101 and are disposed to partially overlap with each other. The first via 102a and the second via 102b are formed in association with the first land 103a and the second land 103b, respectively. The first via 102a and the second via 102b electrically connect one wiring layer and another wiring layer of the plurality of wiring layers to each other. The wiring board 101 has a separator 105 that is formed by a hole that separates the first land 103a and the second land 103b from each other. COPYRIGHT: (C)2010,JPO&INPIT

Abstract translation: 要解决的问题：为了提供布线板，在布线板中形成通孔的方法以及能够减少形成在布线板中的通孔之间的间隔的制造布线板的方法。 解决方案：布线板101具有多个布线层，第一平台103a，第二平台103b，第一通孔102a和第二通孔102b。 第一焊盘103a和第二焊盘103b形成在布线板101的一个表面上并且彼此部分地重叠。 第一通孔102a和第二通孔102b分别与第一焊盘103a和第二焊盘103b相关联地形成。 第一通孔102a和第二通孔102b将多个布线层中的一个布线层和另一布线层彼此电连接。 布线基板101具有由将第一接地区域103a和第二接地区域103b分开的孔形成的隔板105。 版权所有（C）2010，JPO＆INPIT

公开(公告)号：JP2007220803A

公开(公告)日：2007-08-30

申请号：JP2006038202

申请日：2006-02-15

Applicant: Shinko Electric Ind Co Ltd ,  新光電気工業株式会社

Inventor： KOBAYASHI TAKESHI ,  MURAMATSU SHIGEJI

IPC: H05K3/46 ,  H01L23/12

CPC classification number: H01L23/5226 ,  H01L21/486 ,  H01L23/49822 ,  H01L23/49827 ,  H01L23/49838 ,  H01L2924/0002 ,  H05K1/115 ,  H05K3/4644 ,  H05K2201/09509 ,  H05K2201/09645 ,  H05K2201/09827 ,  H01L2924/00

Abstract: PROBLEM TO BE SOLVED: To provide a multilayer wiring board in which in an electric connection in an interlayer between respective wiring layers of the multilayer wiring board, a wiring pitch for ensuring a via forming part is not widened and a wiring length or a wiring width is not increased, thereby not increasing a production size also, and to provide its manufacturing method.
SOLUTION: When an electric connection is carried out between an upper layer and a lower layer through an opening 16 provided in an insulating layer 14 of a wiring board which constitutes the multilayer wiring board, not all wall faces of the opening 16 of the insulating layer are covered with a conductive material 30, but the wall face of a part of the opening 16 is exposed, while the electric connection is carried out between the upper layer and the lower layer through the conductive material 30.
COPYRIGHT: (C)2007,JPO&INPIT

Abstract translation: 解决的问题：为了提供一种多层布线基板，其中，在多层布线基板的各个布线层之间的中间层中的电连接中，用于确保通孔形成部分的布线间距没有变宽，布线长度或 布线宽度不增加，从而不增加生产尺寸，并提供其制造方法。 解决方案：当通过设置在构成多层布线板的布线板的绝缘层14中的开口16在上层和下层之间进行电连接时，不是所有的开口16的壁面 绝缘层被导电材料30覆盖，但是开口16的一部分的壁面暴露，而通过导电材料30在上层和下层之间进行电连接。版权所有 （C）2007，JPO＆INPIT

公开(公告)号：JP3901501B2

公开(公告)日：2007-04-04

申请号：JP2001378267

申请日：2001-12-12

Applicant: アルプス電気株式会社

Inventor： 典雄 鈴木

IPC: H05K1/02 ,  H05K1/14 ,  H05K3/36 ,  H05K7/12 ,  H05K9/00

CPC classification number: H05K9/006 ,  H05K3/366 ,  H05K7/12 ,  H05K2201/048 ,  H05K2201/09645 ,  H05K2201/10568 ,  H05K2201/10598

公开(公告)号：JP2006190924A

公开(公告)日：2006-07-20

申请号：JP2005103426

申请日：2005-03-31

Applicant: Samsung Electro Mech Co Ltd ,  三星電機株式会社

Inventor： KIM YOUNG WOO ,  MIN BYOUNG YOUL ,  RYU CHANG MYUNG ,  CHAE WOO LIM ,  HAN KIM

IPC: H05K1/16 ,  H01G2/06 ,  H05K3/42

CPC classification number: H05K1/162 ,  H05K3/0047 ,  H05K3/427 ,  H05K2201/0187 ,  H05K2201/09645 ,  H05K2201/09836 ,  H05K2201/09981 ,  H05K2203/1476 ,  Y10T29/49155 ,  Y10T29/49156

Abstract: PROBLEM TO BE SOLVED: To provide a printed board with built-in capacitor providing a capacitance having a high capacity by forming a long-sized built-in capacitor in an insulating layer and being capable of freely designing the capacity of the capacitance, and to provide a manufacturing method for the printed board. SOLUTION: A dielectric having a length longer than a width and being formed in a specified length, and the built-in capacitor having a first electrode and a second electrode formed on both side walls of the dielectric respectively in the longitudinal direction of the dielectric, are contained in the insulating layer. COPYRIGHT: (C)2006,JPO&NCIPI

Abstract translation: 要解决的问题：为了提供一种具有内置电容器的印刷电路板，通过在绝缘层中形成长尺寸的内置电容器并且能够自由地设计电容器的容量来提供具有高容量的电容 并且提供一种印刷电路板的制造方法。 解决方案：具有长度大于宽度并且以特定长度形成的长度的电介质，并且内置电容器具有分别在电介质的纵向方向上形成在电介质的两个侧壁上的第一电极和第二电极 电介质被包含在绝缘层中。 版权所有（C）2006，JPO＆NCIPI

公开(公告)号：JP2005522820A

公开(公告)日：2005-07-28

申请号：JP2003558959

申请日：2002-12-30

Applicant: モレックス インコーポレーテッドMolex Incorporated

Inventor： ドゥッタ アリンダム ,  イー ロパタ ジョン ,  エル ドワイゼック ダニエル ,  エル ブランカー デビット

IPC: H01B11/00 ,  H01P1/02 ,  H01P3/02 ,  H01R9/03 ,  H01R12/50 ,  H01R12/71 ,  H01R12/79 ,  H01R13/648 ,  H05K1/00 ,  H05K1/02 ,  H05K1/14 ,  H05K3/10 ,  H05K3/40 ,  H01R12/28

CPC classification number: H05K1/024 ,  H01P3/02 ,  H01R12/716 ,  H01R12/79 ,  H01R13/658 ,  H05K1/0284 ,  H05K1/145 ,  H05K3/107 ,  H05K3/403 ,  H05K2201/09036 ,  H05K2201/09118 ,  H05K2201/09236 ,  H05K2201/09645 ,  H05K2201/09981 ,  H05K2201/10189 ,  H05K2201/10893

Abstract: 【解決手段】高周波数データ信号伝送ラインに終端する終端組立体は、伝送ラインの一端を収容する１つ以上のキャビティを有するハウジングを含む。 前記伝送ラインは、一般的に、誘電性の本体と伝送ライン上に設けられた複数の導電性要素とを含み、複数の導電性要素は差動信号伝送に対を成して配置される。 １つの実施形態において、終端組立体は、絶縁体で形成され、それらが伝送ライン上の導電性トレースを摩擦によって結合するように、キャビティに、又は、該キャビティ内に１つ以上の導電性コンタクトあるいはめっきされた表面を有する中空エンドキャップを含む。 他の実施形態において、コネクタハウジングは中央のスロット、及び、冗長性のある回路経路と終端組立体への低いインダクタンスとを提供する複数の二重ループコンタクトによって提供される。 結合要素は、スロットにおける端子コンタクト間の結合を所望のレベルで得るのに利用することができる。

公开(公告)号：JP2017504193A

公开(公告)日：2017-02-02

申请号：JP2016540542

申请日：2014-12-17

Applicant: サンミナ コーポレーションSanmina Corporation ,  サンミナ コーポレーションSanmina Corporation

Inventor： イケタニ，シンイチ ,  ケルステン，デール

IPC: H05K3/46 ,  H05K3/42

CPC classification number: H05K3/429 ,  H05K2201/09645 ,  H05K2203/0713 ,  Y10T29/49165

Abstract: 一またはそれ以上のセグメント化したビアを有する印刷回路基板(PCB)を形成する新規な方法が提供されている。この方法は、PCBにセグメント化したビアを形成する際に、めっき工程の後に触媒を除去する改良された方法を具える。無電解めっきを行った後、めっきレジスト上の過剰な触媒を、少なくとも亜硝酸塩又は亜硝酸イオン、及びハロゲンイオンを含む酸性溶液などの触媒除去剤を用いて除去する。あるいは、触媒除去剤は、アルカリ性過マンガン酸塩化合物溶液などの触媒レジスト用エッチング剤、又は、酸素、窒素、アルゴン、及びテトラフルオロメタンの少なくとも一つを含むプラズマガス、あるいは、これらのガスの少なくとも二つの混合物であってもよい。過剰な触媒を除去したのちに、スルーホールに電解めっきを行って、外側層回路又は信号トレースを形成する。すなわち、コア構造の導電フォイル/層の経路のエッチングである。【選択図】図11

Abstract translation: 提供了一种形成具有一个或多个分段的通孔（PCB）上的印​​刷电路板的新方法。 这种方法是，在经由PCB形成分段，它包括在电镀工艺后去除催化剂的改进的方法。 非电解镀后，在镀过量催化剂抗蚀剂，至少亚硝酸盐或亚硝酸根离子，并通过使用催化剂除去剂，如含卤离子的酸性溶液中除去。 备选地，催化剂除去剂，催化剂抗蚀剂的蚀刻剂，例如碱性高锰酸盐化合物溶液，或氧气，氮气，氩气和等离子体气体包括四氟甲烷中的至少一种或至少这些气体的 或者它可以是这两者的混合物。 在除去过量的催化剂，并在通孔经受电解电镀，形成外层电路或信号迹线之后。 即，导电箔/芯结构的一个层的路径的蚀刻。 .The 11

公开(公告)号：JP2016517173A

公开(公告)日：2016-06-09

申请号：JP2016503338

申请日：2014-03-17

Applicant: サンミナ コーポレーションSanmina Corporation ,  サンミナ コーポレーションSanmina Corporation

Inventor： イケタニ，スティーヴ ,  ケルステン，デイル

IPC: H05K3/46 ,  H05K1/11 ,  H05K3/42

CPC classification number: H05K3/429 ,  H05K1/0251 ,  H05K1/115 ,  H05K2201/0187 ,  H05K2201/09536 ,  H05K2201/09645 ,  H05K2203/061 ,  H05K2203/0713 ,  Y10T29/49165

Abstract: 第1誘電体層と、第1誘電体層内に選択的に配置された第1めっきレジストと、を有する多層プリント基板が提供される。第2めっきレジストが、第1誘電体層又は第2誘電体層内に選択的に配置されてもよく、第2めっきレジストは第1めっきレジストから隔てられる。第1誘電体層、第1めっきレジスト及び第2めっきレジストをスルーホールが貫通している。スルーホールの内面は、第1めっきレジスト及び第2めっきレジストの間の長さに沿った箇所を除いて導電材料によってめっきされている。これによって、第2ビアセグメントから電気的に絶縁された第1ビアセグメントを有する分割しためっきスルーホールを形成する。【選択図】図16

Abstract translation: 第一介电层，一第一电镀抗蚀剂选择性地设置在第一介电层上，具有设置在多层印刷电路板。 第二电镀抗蚀剂可以被选择性地布置在所述第一介电层或第二介电层上，该第二电镀抗蚀剂从第一电镀抗蚀剂分离。 第一介电层，所述第一抗镀剂和第二电镀通孔贯通抗蚀剂。 所述通孔的内表面镀有除了沿着第一电镀之间的长度的点的导电性材料的抗蚀剂和第二抗镀剂。 从而形成通过分割具有经由段的第一被电从经由段所述第二绝缘孔镀敷。 .The 16