利索-全球专利检索

  1. Login
  2. Sign Up

Search Results

57 records (took 0.023 seconds)

    回路付サスペンション基板、および、回路付サスペンション基板の製造方法
    5.
    发明专利
    回路付サスペンション基板、および、回路付サスペンション基板の製造方法 有权

    公开(公告)号：JP2017107621A

    公开(公告)日：2017-06-15

    申请号：JP2015238852

    申请日：2015-12-07

    Applicant: 日東電工株式会社

    Inventor： 藤村 仁人

    IPC: G11B21/21 ,  H05K1/05 ,  H05K3/28 ,  G11B5/60

    CPC classification number: H05K1/056 ,  G11B5/484 ,  H05K1/111 ,  H05K1/181 ,  H05K3/0023 ,  H05K3/0041 ,  Y02P70/611

    Abstract: 【課題】効率よく台座を形成することができながら、厚み方向において、スライダを確実に位置合わせすることができる回路付サスペンション基板、および、回路付サスペンション基板の製造方法を提供すること。 【解決手段】 金属支持基板2と、ベース絶縁層3と、導体パターン4と、カバー絶縁層5と、スライダ30を支持するための台座6とを備える回路付サスペンション基板1において、ベース絶縁層3を形成するときに、同時に、階調露光によって、ベース絶縁層3と同じ材料からベース絶縁層3よりも薄く形成される第1層6Aを形成し、カバー絶縁層5を形成するときに、同時に、第1層6Aの上に、カバー絶縁層5と同じ材料からなる第2層6Bを形成することにより、台座6を、ベース絶縁層3の厚みL1、ベース絶縁層3の上に配置される部分におけるカバー絶縁層5の厚みL4、および、それらの総和のいずれとも異なる厚みL6で形成する。 【選択図】図2

    Multilayer wiring board and manufacturing method thereof
    6.
    发明专利
    Multilayer wiring board and manufacturing method thereof 有权
    多层接线板及其制造方法

    公开(公告)号：JP2010232418A

    公开(公告)日：2010-10-14

    申请号：JP2009078223

    申请日：2009-03-27

    Applicant: Tdk Corp ,  Tdk株式会社

    Inventor： UEMATSU HIROYUKI ,  KAWABATA KENICHI ,  NAGASE KENJI

    IPC: H05K3/46

    CPC classification number: H05K3/427 ,  H05K3/002 ,  H05K3/0035 ,  H05K3/0038 ,  H05K3/0041 ,  H05K3/0044 ,  H05K3/061 ,  H05K3/064 ,  H05K3/382 ,  H05K3/389 ,  H05K3/421 ,  H05K3/4652 ,  H05K2201/0347 ,  H05K2201/0355 ,  H05K2201/0358 ,  H05K2201/0394 ,  H05K2203/025 ,  H05K2203/0353 ,  H05K2203/054 ,  H05K2203/0585 ,  H05K2203/0733

    Abstract: PROBLEM TO BE SOLVED: To provide a method for manufacturing a multilayer wiring board capable of readily forming a thin-film pattern which is superior in uniformity as a mask for forming a wiring layer, even if there are multilayer wiring board warpages or irregularities.
    SOLUTION: A primer-coated metal foil 20 constituted of a primer resin layer 21 and a metal layer 22 is placed on a surface of a double-face CCL 10, with metal layers 12 and 13 prepared on a support base 11, and the primer-coated metal foil and the double-face CCL are bonded and then the primer resin layer 21 is cured. A via Vb is, thereafter formed from the metal layer 22 side, and a metal-plate layer 30 is formed thereon. After that, the etched down metal-plated layer 30 and the metal layer 22 are patterned; and by using the patterned layers as a mask, the primer resin layer 21 is patterned. By using the patterned primer resin layer 21 as a mask, the metal layer 12 of the double-face CCL 10 and the metal-plated layer 30 are patterned, and a wiring pattern is formed.
    COPYRIGHT: (C)2011,JPO&INPIT

    Abstract translation: 解决的问题：为了提供一种制造能够容易地形成均匀性优异的薄膜图案的多层布线板的方法，作为用于形成布线层的掩模，即使存在多层布线板翘曲或 违规行为。 解决方案：将由底漆树脂层21和金属层22构成的底漆涂覆的金属箔20放置在双面CCL 10的表面上，在支撑基底11上制备金属层12和13， 并且底漆涂覆的金属箔和双面CCL结合，然后底漆树脂层21固化。 之后，从金属层22侧形成通孔Vb，在其上形成金属板层30。 之后，对蚀刻的金属镀层30和金属层22进行图案化; 并且通过使用图案层作为掩模，对底漆树脂层21进行图案化。 通过使用图案化底漆树脂层21作为掩模，对双面CCL 10的金属层12和金属镀层30进行图案化，形成布线图案。 版权所有（C）2011，JPO＆INPIT

    Bank structure, electronic circuit, electronic device, manufacturing method thereof, and pattern forming method
    8.
    发明专利
    Bank structure, electronic circuit, electronic device, manufacturing method thereof, and pattern forming method 有权
    银行结构，电子电路，电子设备及其制造方法和图案形成方法

    公开(公告)号：JP2008016756A

    公开(公告)日：2008-01-24

    申请号：JP2006188925

    申请日：2006-07-10

    Applicant: Seiko Epson Corp ,  セイコーエプソン株式会社

    Inventor： LI SHUNPU ,  NEWSOME CHRISTOPHER ,  CHU DAPING

    IPC: H01L21/288 ,  B05D1/26

    CPC classification number: H05K3/1258 ,  B82Y10/00 ,  B82Y40/00 ,  G03F7/0002 ,  H01L2251/105 ,  H05K3/0041 ,  H05K3/125 ,  H05K2203/0108 ,  H05K2203/013 ,  H05K2203/0568 ,  H05K2203/1173

    Abstract: PROBLEM TO BE SOLVED: To provide a method of manufacturing a bank structure suitable for pattern formation by ink jet techniques at low manufacturing cost. SOLUTION: The manufacturing method of the bank structure includes steps of: (a) forming a first layer on a background surface; (b) forming a wet modified layer on the first layer; (c) forming a second layer on the wet modified layer; (d) applying embossing to the second layer so as to give a bank pattern to the second layer; (e) transferring the bank pattern to the first layer via the wet modified layer, so as to obtain a bank structure framing a recessed region; and (f) removing the second layer after the step (e), so as to expose a surface of the wet modified layer to become an upper face of the bank structure. COPYRIGHT: (C)2008,JPO&INPIT

    Abstract translation: 要解决的问题：提供一种以低制造成本制造适于通过喷墨技术形成图案的堤岸结构的方法。 解决方案：堤坝结构的制造方法包括以下步骤：（a）在背景表面上形成第一层; （b）在第一层上形成湿修饰层; （c）在湿改性层上形成第二层; （d）将压花施加到第二层，以便给予第二层的堤图案; （e）经由湿式改性层将堤岸图案转移到第一层，以获得框架凹陷区域的堤岸结构; 和（f）在步骤（e）之后移除第二层，以使湿修饰层的表面暴露成堤岸结构的上表面。 版权所有（C）2008，JPO＆INPIT

    A method for processing a thin film substrate
    9.
    发明专利
    A method for processing a thin film substrate 有权

    公开(公告)号：JP2007529101A

    公开(公告)日：2007-10-18

    申请号：JP2006508027

    申请日：2004-04-21

    Applicant: センスエア アーベーSenseair Ab

    Inventor： イェラン エーバルド マルタン、ハンス ,  アンデシュ ヨルト、クラス ,  ペーター エリック リンドベルク、ミカエル

    IPC: H05K1/11 ,  G01J3/02 ,  H05K3/00 ,  H05K3/14 ,  H05K3/40

    CPC classification number: H05K3/0041 ,  G01K2211/00 ,  H01L2924/0002 ,  H05K1/115 ,  H05K3/002 ,  H05K2201/09609 ,  H05K2201/0979 ,  H05K2203/092 ,  H01L2924/00

    Abstract: 本発明は、フレキシブルプリント回路カードを形成するために、薄膜基板の中に延在するか、又は薄膜基板を貫通し、向かい合っていない表面に沿って電気的に接続される複数のマイクロバイアを有し、電気回路を形成するようにする、処理された薄膜基板（１０）及びその方法を含む。 ここでは第１のバイア（Ｖ１０、Ｖ３０、Ｖ５０）と呼ばれる第１の数のバイアを形成するために、第１の数の実在ナノトラックが、良好な電気的特性を有する第１の材料（Ｍ１）で満たされ、一方、ここでは第２のバイア（Ｖ２０、Ｖ４０、Ｖ６０）と呼ばれる第２の数のバイアを形成するために、第２の数の実在ナノトラックが、良好な電気的特性を有する第２の材料（Ｍ２）で満たされる。 上記第１のバイア及び第２のバイア（Ｖ１０〜Ｖ６０）の第１の材料（Ｍ１）及び第２の材料（Ｍ２）が互いに異なる熱電気的特性を有するように選択される。 薄膜基板の表面に被着され、薄膜基板（１０）の両側（１０ａ、１０ｂ）にコーティングされる材料が、第１の材料（Ｍ１）を割り当てられた第１のバイアと第２の材料（Ｍ２）を割り当てられた第２のバイアとを電気的に相互接続できるようにするために配設及び／又は構成され、電気的熱電対（１００）又は他の回路構成を形成するために、直列接続に含まれる最初のバイア（Ｖ１０）及びその直列接続に含まれる最後のバイア（Ｖ６０）が直列に適当に組み合わせられる。

Patent Agency Ranking