利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

288 条记录 (耗时 0.017 秒)

    引線框及其製造方法
    12.
    发明专利
    引線框及其製造方法 审中-公开
    引线框及其制造方法

    公开(公告)号：TW201715678A

    公开(公告)日：2017-05-01

    申请号：TW105122932

    申请日：2016-07-20

    申请人： 三井高科技股份有限公司 ,  MITSUI HIGH-TEC, INC.

    发明人： 石橋貴弘 ,  ISHIBASHI, TAKAHIRO ,  久保公彥 ,  KUBO, KIMIHIKO ,  古野綾太 ,  FURUNO, RYOTA ,  勝田孝明 ,  KATSUDA, TAKAAKI

    IPC分类号： H01L23/495 ,  H01L21/48

    CPC分类号： H01L23/49582 ,  H01L23/3107 ,  H01L23/3142 ,  H01L23/49548 ,  H01L23/49586 ,  H01L2224/16245

    摘要： 一種引線框及其製造方法，所述引線框包括：一或兩個以上的含有銅材料或銅鍍層的焊料連接區域，以及含有氧化銅膜的模製樹脂的貼緊區域，焊料連接區域露出於所述引線框的表面。所述引線框的製造方法包括下列步驟。在銅制的引線框件的表面或被鍍了銅的引線框件的表面所包含的模製樹脂的貼緊區域，形成抗蝕膜。通過用金屬對引線框件的表面所包含的一或兩個以上的焊料連接區域進行施鍍處理，由此形成鍍膜。除去抗蝕膜。以及通過對模製樹脂的貼緊區域進行氧化處理，由此形成氧化銅膜。

    简体摘要： 一种引线框及其制造方法，所述引线框包括：一或两个以上的含有铜材料或铜镀层的焊料连接区域，以及含有氧化铜膜的模制树脂的贴紧区域，焊料连接区域露出于所述引线框的表面。所述引线框的制造方法包括下列步骤。在铜制的引线框件的表面或被镀了铜的引线框件的表面所包含的模制树脂的贴紧区域，形成抗蚀膜。通过用金属对引线框件的表面所包含的一或两个以上的焊料连接区域进行施镀处理，由此形成镀膜。除去抗蚀膜。以及通过对模制树脂的贴紧区域进行氧化处理，由此形成氧化铜膜。

    晶片封裝結構及晶片封裝方法
    15.
    发明专利
    晶片封裝結構及晶片封裝方法 审中-公开
    芯片封装结构及芯片封装方法

    公开(公告)号：TW201642400A

    公开(公告)日：2016-12-01

    申请号：TW104123643

    申请日：2015-07-22

    申请人： 蘇州晶方半導體科技股份有限公司

    发明人： 王之奇 ,  楊瑩 ,  喻瓊 ,  王蔚

    IPC分类号： H01L23/10 ,  H01L23/31 ,  G06K9/00

    CPC分类号： G06K9/00006 ,  G06K9/0002 ,  H01L23/291 ,  H01L23/293 ,  H01L23/31 ,  H01L23/3114 ,  H01L23/3121 ,  H01L23/3142 ,  H01L23/642 ,  H01L2224/48091 ,  H01L2924/10155 ,  H01L2924/181 ,  H01L2924/00014 ,  H01L2924/00012

    摘要： 本創作提供一種晶片封裝方法，其包括：提供一基板；在該基板表面耦合一感應晶片，該感應晶片具有相對之一第一表面與一第二表面，該第一表面包括一感應區，該第二表面位於該基板表面；在該感應區之表面形成一蓋板，該蓋板具有相對之一第三表面與一第四表面，該第三表面與該感應區之表面相接觸；在該基板之表面形成一塑封層，該塑封層包圍該感應晶片並覆蓋該蓋板的部分側壁，且該塑封層的頂面高於該第三表面並低於該第四表面。本創作另提供由前述方法所形成之晶片封裝結構。該晶片封裝結構能增強蓋板與感應晶片間的結合力。

    简体摘要： 本创作提供一种芯片封装方法，其包括：提供一基板；在该基板表面耦合一感应芯片，该感应芯片具有相对之一第一表面与一第二表面，该第一表面包括一感应区，该第二表面位于该基板表面；在该感应区之表面形成一盖板，该盖板具有相对之一第三表面与一第四表面，该第三表面与该感应区之表面相接触；在该基板之表面形成一塑封层，该塑封层包围该感应芯片并覆盖该盖板的部分侧壁，且该塑封层的顶面高于该第三表面并低于该第四表面。本创作另提供由前述方法所形成之芯片封装结构。该芯片封装结构能增强盖板与感应芯片间的结合力。

    半導體裝置
    17.
    发明专利
    半導體裝置 审中-公开
    半导体设备

    公开(公告)号：TW201633485A

    公开(公告)日：2016-09-16

    申请号：TW104141901

    申请日：2015-12-14

    申请人： 吉帝偉士股份有限公司 ,  J-DEVICES CORPORATION

    发明人： 池元義彦 ,  IKEMOTO, YOSHIHIKO ,  澤地茂典 ,  SAWACHI, SHIGENORI ,  谷口文彦 ,  TANIGUCHI, FUMIHIKO ,  勝又章夫 ,  KATSUMATA, AKIO

    IPC分类号： H01L23/498 ,  H01L23/31

    CPC分类号： H01L23/3142 ,  H01L23/3128 ,  H01L23/49816 ,  H01L23/5227 ,  H01L23/552 ,  H01L24/19 ,  H01L24/20 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/73267

    摘要： 本發明提供一種即使使用金屬平板作為支持體也能減少金屬平板中的渦電流之產生及提高其中的RF電路的Q值之半導體裝置。本發明之半導體裝置包括：金屬平板1；第一絕緣材料層4a，其係形成於該金屬平板1的一個主面上；半導體晶片2，其係以元件電路面朝上的方式透過黏著層3安裝在該第一絕緣材料層4a的表面上；第二絕緣材料層4b，其係密封該半導體晶片2及其周邊；配線層5，其係設在該第二絕緣材料層4b中且部分延伸到該半導體晶片2的周邊區域；導通部6，其係設在該第二絕緣材料層4b中且將該半導體晶片2的元件電路面上的電極22與該配線層5連接起來；以及外部電極7，其係形成於該配線層5上。

    简体摘要： 本发明提供一种即使使用金属平板作为支持体也能减少金属平板中的涡电流之产生及提高其中的RF电路的Q值之半导体设备。本发明之半导体设备包括：金属平板1；第一绝缘材料层4a，其系形成于该金属平板1的一个主面上；半导体芯片2，其系以组件电路面朝上的方式透过黏着层3安装在该第一绝缘材料层4a的表面上；第二绝缘材料层4b，其系密封该半导体芯片2及其周边；配线层5，其系设在该第二绝缘材料层4b中且部分延伸到该半导体芯片2的周边区域；导通部6，其系设在该第二绝缘材料层4b中且将该半导体芯片2的组件电路面上的电极22与该配线层5连接起来；以及外部电极7，其系形成于该配线层5上。