公开(公告)号：US09063720B2

公开(公告)日：2015-06-23

申请号：US13164715

申请日：2011-06-20

Applicant: Michael A. Julier ,  Jeffrey D. Gray ,  Srinivas Chennupaty ,  Sean P. Mirkes ,  Mark P. Seconi

Inventor： Michael A. Julier ,  Jeffrey D. Gray ,  Srinivas Chennupaty ,  Sean P. Mirkes ,  Mark P. Seconi

IPC: G06F9/38 ,  G06F9/30 ,  G06F7/06 ,  G06F9/34

CPC classification number: G06F9/30145 ,  G06F7/06 ,  G06F9/30 ,  G06F9/3001 ,  G06F9/30021 ,  G06F9/30029 ,  G06F9/30036 ,  G06F9/30098 ,  G06F9/30109 ,  G06F9/3013 ,  G06F9/30167 ,  G06F9/3017 ,  G06F9/30185 ,  G06F9/30192 ,  G06F9/34 ,  G06F9/3802 ,  G06F9/3824 ,  G06F9/3853 ,  G06F9/3885 ,  G06F9/3887 ,  G06F12/0875 ,  G06F2212/452

Abstract: Instruction, method, apparatus, and processing systems for performing a string comparison operation. An apparatus includes execution resources to execute a single-instruction-multiple-data (SIMD) comparison instruction. In response to the SIMD comparison instruction, said execution resources store a result of a comparison between each data element of a first and second operand corresponding to a first and second text string, respectively.

Abstract translation: 用于执行字符串比较操作的指令，方法，装置和处理系统。 一种装置包括执行单指令多数据（SIMD）比较指令的执行资源。 响应于SIMD比较指令，所述执行资源分别存储对应于第一和第二文本串的第一和第二操作数的每个数据元素之间的比较结果。

公开(公告)号：US09035962B2

公开(公告)日：2015-05-19

申请号：US13844214

申请日：2013-03-15

Applicant: Intel Corporation

Inventor： Zeev Offen ,  Ariel Berkovits ,  Thomas A. Piazza ,  Robert L. Farrell ,  Altug Koker ,  Opher Kahn

IPC: G06F12/08 ,  G06T1/60

CPC classification number: G06F12/0831 ,  G06F12/0811 ,  G06F12/0822 ,  G06F12/0828 ,  G06F12/0835 ,  G06F13/1668 ,  G06F13/28 ,  G06F13/4282 ,  G06F2212/283 ,  G06F2212/60 ,  G06F2212/621 ,  G06F2213/0026 ,  G06T1/60 ,  G11C7/1072

Abstract: A technique to enable information sharing among agents within different cache coherency domains. In one embodiment, a graphics device may use one or more caches used by one or more processing cores to store or read information, which may be accessed by one or more processing cores in a manner that does not affect programming and coherency rules pertaining to the graphics device.

公开(公告)号：US09035960B2

公开(公告)日：2015-05-19

申请号：US13447279

申请日：2012-04-15

Applicant: Zeev Offen ,  Ariel Berkovits ,  Thomas A. Piazza ,  Robert L. Farrell ,  Altug Koker ,  Opher Kahn

Inventor： Zeev Offen ,  Ariel Berkovits ,  Thomas A. Piazza ,  Robert L. Farrell ,  Altug Koker ,  Opher Kahn

IPC: G09G5/36 ,  G06F12/08 ,  G06T1/60

CPC classification number: G06F12/0831 ,  G06F12/0811 ,  G06F12/0822 ,  G06F12/0828 ,  G06F12/0835 ,  G06F13/1668 ,  G06F13/28 ,  G06F13/4282 ,  G06F2212/283 ,  G06F2212/60 ,  G06F2212/621 ,  G06F2213/0026 ,  G06T1/60 ,  G11C7/1072

Abstract: A technique to enable information sharing among agents within different cache coherency domains. In one embodiment, a graphics device may use one or more caches used by one or more processing cores to store or read information, which may be accessed by one or more processing cores in a manner that does not affect programming and coherency rules pertaining to the graphics device.

公开(公告)号：US08949571B2

公开(公告)日：2015-02-03

申请号：US14070561

申请日：2013-11-03

Applicant: Intel Corporation

Inventor： Steven M. Bennett ,  Andrew V. Anderson ,  Gilbert Neiger ,  Richard Uhlig ,  Dion Rodgers ,  Rajesh M Sankaran ,  Camron Rust ,  Sebastian Schoenberg

IPC: G11C15/00 ,  G06F12/10

CPC classification number: G06F12/1027 ,  G06F9/3004 ,  G06F9/30076 ,  G06F9/45558 ,  G06F12/0246 ,  G06F12/0875 ,  G06F12/1009 ,  G06F12/1036 ,  G06F12/1054 ,  G06F2009/45583 ,  G06F2212/152 ,  G06F2212/2022 ,  G06F2212/452 ,  G06F2212/50 ,  G06F2212/65 ,  G06F2212/657 ,  G06F2212/68 ,  G06F2212/683 ,  G06F2212/7201

Abstract: A processor including logic to execute an instruction to synchronize a mapping from a physical address of a guest of a virtualization based system (guest physical address) to a physical address of the host of the virtualization based system (host physical address), and stored in a translation lookaside buffer (TLB), with a corresponding mapping stored in an extended paging table (EPT) of the virtualization based system.

公开(公告)号：US08918446B2

公开(公告)日：2014-12-23

申请号：US12967607

申请日：2010-12-14

Applicant: Brent R. Boswell ,  Thierry Pons ,  Tom Aviram

Inventor： Brent R. Boswell ,  Thierry Pons ,  Tom Aviram

IPC: G06F1/00 ,  G06F7/44 ,  G06F7/52 ,  G06F1/32

CPC classification number: G06F1/3287 ,  G06F1/3203 ,  G06F7/4876 ,  G06F7/52 ,  G06F7/5318 ,  G06F7/5324 ,  G06F7/5338 ,  G06F9/30014 ,  G06F2207/382 ,  G06F2207/3884 ,  Y02D10/171

Abstract: Methods and apparatus relating to reducing power consumption in multi-precision floating point multipliers are described. In an embodiment, certain portions of a multiplier are disabled in response to two or more multiplication operations with the same data size and data type occurring back-to-back. Other embodiments are also claimed and described.

Abstract translation: 描述了在多精度浮点乘法器中降低功耗的方法和装置。 在一个实施例中，乘法器的某些部分响应于具有相同数据大小和数据类型的背对背而发生的两个或多个乘法运算被禁用。 还要求保护和描述其它实施例。

公开(公告)号：US08914617B2

公开(公告)日：2014-12-16

申请号：US12978513

申请日：2010-12-24

Applicant: Shlomo Raikin ,  David J. Sager ,  Zeev Sperber ,  Evgeni Krimer ,  Ori Lempel ,  Stanislav Shwartsman ,  Adi Yoaz ,  Omer Golz

Inventor： Shlomo Raikin ,  David J. Sager ,  Zeev Sperber ,  Evgeni Krimer ,  Ori Lempel ,  Stanislav Shwartsman ,  Adi Yoaz ,  Omer Golz

IPC: G06F9/34 ,  G06F12/08 ,  G06F9/38

CPC classification number: G06F12/0862 ,  G06F9/30032 ,  G06F9/3824 ,  G06F9/384 ,  Y02D10/13

Abstract: Methods and apparatus relating to a hardware move elimination and/or next page prefetching are described. In some embodiments, a logic may provide hardware move eliminations based on stored data. In an embodiment, a next page prefetcher is disclosed. Other embodiments are also described and claimed.

Abstract translation: 描述与硬件移动消除和/或下一页预取相关的方法和装置。 在一些实施例中，逻辑可以基于存储的数据提供硬件移动消除。 在一个实施例中，公开了下一页预取器。 还描述和要求保护其他实施例。

公开(公告)号：US08812792B2

公开(公告)日：2014-08-19

申请号：US14033463

申请日：2013-09-21

Applicant: Intel Corporation

Inventor： Quinn A. Jacobson ,  Anne W. Bracy ,  Hong Wang ,  John P. Shen ,  Per Hammarlund ,  Matthew C. Merten ,  Suresh Srinivas ,  Kshitij A. Doshi ,  Gautham Shinya ,  Bratin Saha ,  Ali-Reza Adi-Tabatabai ,  Gad Sheaffer

IPC: G06F12/00 ,  G06F12/08

CPC classification number: G06F12/0815 ,  G06F11/3471 ,  G06F11/3648 ,  G06F12/0804 ,  G06F12/0817 ,  G06F12/0831 ,  G06F12/0842 ,  G06F12/145 ,  G06F2201/865

Abstract: A technique for using memory attributes to relay information to a program or other agent. More particularly, embodiments of the invention relate to using memory attribute bits to check various memory properties in an efficient manner.

Abstract translation: 使用存储器属性将信息中继到程序或其他代理的技术。 更具体地，本发明的实施例涉及使用存储器属性位以有效的方式检查各种存储器特性。

公开(公告)号：US08769201B2

公开(公告)日：2014-07-01

申请号：US12315331

申请日：2008-12-02

Applicant: William Hasenplaugh ,  Joel Emer ,  Tryggve Fossum ,  Aamer Jaleel ,  Simon Steely

Inventor： William Hasenplaugh ,  Joel Emer ,  Tryggve Fossum ,  Aamer Jaleel ,  Simon Steely

IPC: G06F12/00 ,  G06F13/00 ,  G06F13/28 ,  G06F12/08

CPC classification number: G06F12/0802 ,  G06F9/5016 ,  G06F12/0862 ,  G06F12/0866 ,  G06F2209/501 ,  Y02D10/22

Abstract: A technique to enable resource allocation optimization within a computer system. In one embodiment, a gradient partition algorithm (GPA) module is used to continually measure performance and adjust allocation to shared resources among a plurality of data classes in order to achieve optimal performance.

Abstract translation: 一种在计算机系统内实现资源分配优化的技术。 在一个实施例中，使用梯度分割算法（GPA）模块来连续地测量性能并且调整对多个数据类之间的共享资源的分配，以便实现最佳性能。

公开(公告)号：US08756403B2

公开(公告)日：2014-06-17

申请号：US13843993

申请日：2013-03-15

Applicant: Intel Corporation

Inventor： Robert Valentine ,  Doron Orenstein ,  Brett L. Toll

IPC: G06F9/30

CPC classification number: G06F9/30 ,  G06F9/30145 ,  G06F9/30149 ,  G06F9/3017 ,  G06F9/30174 ,  G06F9/30178 ,  G06F9/30185 ,  G06F9/3816 ,  G06F9/382

Abstract: A technique for decoding an instruction in a variable-length instruction set. In one embodiment, an instruction encoding is described, in which legacy, present, and future instruction set extensions are supported, and increased functionality is provided, without expanding the code size and, in some cases, reducing the code size.

Abstract translation: 一种解码可变长度指令集中的指令的技术。 在一个实施例中，描述了指令编码，其中支持遗留，现在和将来的指令集扩展，并且提供增加的功能，而不扩展代码大小，并且在一些情况下减少代码大小。

公开(公告)号：US08643660B2

公开(公告)日：2014-02-04

申请号：US13722440

申请日：2012-12-20

Applicant: Zeev Offen ,  Ariel Berkovits ,  Thomas A. Piazza ,  Robert L. Farrell ,  Altug Koker ,  Opher Kahn

Inventor： Zeev Offen ,  Ariel Berkovits ,  Thomas A. Piazza ,  Robert L. Farrell ,  Altug Koker ,  Opher Kahn

IPC: G09G5/36

CPC classification number: G06F12/0831 ,  G06F12/0811 ,  G06F12/0822 ,  G06F12/0828 ,  G06F12/0835 ,  G06F13/1668 ,  G06F13/28 ,  G06F13/4282 ,  G06F2212/283 ,  G06F2212/60 ,  G06F2212/621 ,  G06F2213/0026 ,  G06T1/60 ,  G11C7/1072

Abstract: A technique to enable information sharing among agents within different cache coherency domains. In one embodiment, a graphics device may use one or more caches used by one or more processing cores to store or read information, which may be accessed by one or more processing cores in a manner that does not affect programming and coherency rules pertaining to the graphics device.

Abstract translation: 一种能够在不同高速缓存一致性域内的代理之间进行信息共享的技术。 在一个实施例中，图形设备可以使用由一个或多个处理核心使用的一个或多个高速缓存来存储或读取信息，这些信息可以由一个或多个处理核心以不影响与编程相关的编程和一致性规则的方式来访问 图形设备。