公开(公告)号：US07326972B2

公开(公告)日：2008-02-05

申请号：US10880988

申请日：2004-06-30

申请人： Maged M. Ghoneima ,  Muhammad M. Khellah ,  James W. Tschanz ,  Yibin Ye ,  Vivek K. De

发明人： Maged M. Ghoneima ,  Muhammad M. Khellah ,  James W. Tschanz ,  Yibin Ye ,  Vivek K. De

IPC分类号： H01L27/10

CPC分类号： G06F13/4217 ,  G11C7/1048 ,  H01L23/5222 ,  H01L2924/0002 ,  H01L2924/00

摘要： A device includes an interconnect structure having a number of circuit paths to transfer signals. The circuit paths transfer the signals at different speed to reduce the coupling capacitance effect between adjacent circuit paths.

摘要翻译： 一种器件包括具有多个用于传输信号的电路路径的互连结构。 电路路径以不同的速度传送信号，以减少相邻电路路径之间的耦合电容效应。

公开(公告)号：US07190286B2

公开(公告)日：2007-03-13

申请号：US11314236

申请日：2005-12-22

申请人： Maged M. Ghoneima ,  Peter Caputa ,  Muhammad M. Khellah ,  Ram Krishnamurthy ,  James W. Tschanz ,  Yiben Ye ,  Vivek K. De ,  Yehea I. Ismail

发明人： Maged M. Ghoneima ,  Peter Caputa ,  Muhammad M. Khellah ,  Ram Krishnamurthy ,  James W. Tschanz ,  Yiben Ye ,  Vivek K. De ,  Yehea I. Ismail

IPC分类号： H03M7/46 ,  H03M7/00

CPC分类号： G06F13/4072 ,  Y02D10/14 ,  Y02D10/151

摘要： An interconnect architecture is provided to reduce power consumption. A first driver may drive signals on a first interconnect and a second driver may drive signals on a second interconnect. The first driver may be powered by a first voltage and the second driver may be powered by a second voltage different than the first voltage.

摘要翻译： 提供互连架构以降低功耗。 第一驱动器可以在第一互连上驱动信号，并且第二驱动器可以在第二互连上驱动信号。 第一驱动器可以由第一电压供电，并且第二驱动器可以由不同于第一电压的第二电压供电。

公开(公告)号：US06784722B2

公开(公告)日：2004-08-31

申请号：US10267951

申请日：2002-10-09

申请人： Stephen H. Tang ,  Dinesh Somasekhar ,  James W. Tschanz ,  Vivek K. De

发明人： Stephen H. Tang ,  Dinesh Somasekhar ,  James W. Tschanz ,  Vivek K. De

IPC分类号： G35F110

CPC分类号： G05F3/205 ,  H03K2217/0018

摘要： A circuit is provided having a differential difference amplifier (DDA) having first and second inputs to receive a desired body bias signal, and a third input to receive a supply voltage, the DDA configured to generate an intermediate output signal, the intermediate output signal coupled to an output buffer generating an output signal having a desired gain, the DDA having a fourth input, to cause the output signal to reference to variations in the supply voltage.

摘要翻译： 提供一种具有差分差分放大器（DDA）的电路，差分差分放大器（DDA）具有第一和第二输入端以接收所需的体偏置信号;以及第三输入端，用于接收电源电压，所述DDA被配置为产生中间输出信号，所述中间输出信号耦合 到产生具有期望增益的输出信号的输出缓冲器，DDA具有第四输入，以使输出信号参考电源电压的变化。

公开(公告)号：US20170083033A1

公开(公告)日：2017-03-23

申请号：US14861997

申请日：2015-09-22

申请人： Sunghyun Park ,  Stephen Kim ,  Krishnan Ravichandran ,  Sriram R. Vangal ,  Vivek K. De

发明人： Sunghyun Park ,  Stephen Kim ,  Krishnan Ravichandran ,  Sriram R. Vangal ,  Vivek K. De

IPC分类号： G05F1/575 ,  H02M1/08

CPC分类号： G05F1/575 ,  G05F1/59 ,  H02M1/08 ,  H02M2001/0025

摘要： Some embodiments include apparatuses and methods having a power switching unit to receive a first voltage and provide a second voltage having a value based on a value of the first voltage, a first loop to provide digital control information to control a switching of the power switching unit in order to maintain a relationship between the value of the second voltage and a value of a reference voltage, and a second loop coupled to the power switching unit and the first loop to calculate a value of energy consumption of at least a portion of the apparatus based at least on the digital control information.

公开(公告)号：US20140258757A1

公开(公告)日：2014-09-11

申请号：US14286536

申请日：2014-05-23

申请人： Ethan Schuchman ,  Hong Wang ,  Chris Weaver ,  Belliappa M. Kuttanna ,  Asit Mallick ,  Vivek K. De ,  Per Hammarlund

发明人： Ethan Schuchman ,  Hong Wang ,  Chris Weaver ,  Belliappa M. Kuttanna ,  Asit Mallick ,  Vivek K. De ,  Per Hammarlund

IPC分类号： G06F1/32

CPC分类号： G06F9/30083 ,  G06F1/3203 ,  G06F1/3234 ,  G06F1/3237 ,  G06F1/324 ,  G06F1/3246 ,  G06F1/3265 ,  G06F1/3268 ,  G06F1/3296 ,  G06F9/30043 ,  G06F9/30105 ,  G06F9/3012 ,  G06F9/3013 ,  G06F9/461 ,  Y02D10/126 ,  Y02D10/128 ,  Y02D10/153 ,  Y02D10/154 ,  Y02D10/172 ,  Y02D50/20

摘要： Methods and apparatuses for reducing power consumption of processor switch operations are disclosed. One or more embodiments may comprise specifying a subset of registers or state storage elements to be involved in a register or state storage operation, performing the register or state storage operation, and performing a switch operation. The embodiments may minimize the number of registers or state storage elements involved with the standby operation by specifying only the subset of registers or state storage elements, which may involve considerably fewer than the total number of registers or state storage or elements of the processor. The switch operation may be switch from one mode to another, such as a transition to or from a sleep mode, a context switch, or the execution of various types of instructions.

摘要翻译： 公开了用于降低处理器开关操作功耗的方法和装置。 一个或多个实施例可以包括指定要参与寄存器或状态存储操作的寄存器或状态存储元件的子集，执行寄存器或状态存储操作，以及执行开关操作。 这些实施例可以通过仅指定寄存器或状态存储元件的子集来最小化与备用操作相关的寄存器或状态存储元件的数量，其可能涉及明显少于处理器的寄存器或状态存储器或元件的总数量。 切换操作可以从一种模式切换到另一种模式，例如转换到睡眠模式，上下文切换或各种类型的指令的执行。

公开(公告)号：US08467263B2

公开(公告)日：2013-06-18

申请号：US12823642

申请日：2010-06-25

申请人： Jaydeep P. Kulkarni ,  Muhammad M. Khellah ,  Bibiche M. Geuskens ,  Arijit Raychowdhury ,  Tanay Karnik ,  Vivek K. De

发明人： Jaydeep P. Kulkarni ,  Muhammad M. Khellah ,  Bibiche M. Geuskens ,  Arijit Raychowdhury ,  Tanay Karnik ,  Vivek K. De

IPC分类号： G11C8/00

CPC分类号： G11C8/08 ,  G11C7/12 ,  G11C7/20 ,  G11C11/412 ,  G11C11/413

摘要： In some embodiments, write wordline boost may be obtained from wordline driver boost and/or from bit line access transistor boost.

摘要翻译： 在一些实施例中，可以从字线驱动器升压和/或来自位线存取晶体管升压获得写入字线升压。

公开(公告)号：US07403426B2

公开(公告)日：2008-07-22

申请号：US11137905

申请日：2005-05-25

申请人： Fatih Hamzaoglu ,  Kevin Zhang ,  Nam Sung Kim ,  Muhammad M. Khellah ,  Dinesh Somasekhar ,  Yibin Ye ,  Vivek K. De ,  Bo Zheng

发明人： Fatih Hamzaoglu ,  Kevin Zhang ,  Nam Sung Kim ,  Muhammad M. Khellah ,  Dinesh Somasekhar ,  Yibin Ye ,  Vivek K. De ,  Bo Zheng

IPC分类号： G11C11/34

CPC分类号： G11C5/14 ,  G11C11/413

摘要： In some embodiments, a memory array is provided with cells that when written to or read from, can have modified supplies to enhance their read stability and/or write margin performance. Other embodiments may be disclosed and/or claimed.

摘要翻译： 在一些实施例中，存储器阵列具有当写入或读取时可以具有修改的电源以增强其读取稳定性和/或写入裕度性能的单元。 可以公开和/或要求保护其他实施例。

公开(公告)号：US07385865B2

公开(公告)日：2008-06-10

申请号：US11001870

申请日：2004-12-01

申请人： Muhammad M. Khellah ,  Dinesh Somasekhar ,  Yibin Ye ,  Gunjan H. Pandya ,  Vivek K. De

发明人： Muhammad M. Khellah ,  Dinesh Somasekhar ,  Yibin Ye ,  Gunjan H. Pandya ,  Vivek K. De

IPC分类号： G11C7/00 ,  G11C11/00

CPC分类号： G11C11/419

摘要： In one embodiment, a memory array is provided comprising one or more columns each comprising a plurality of bit cells divided into groups of bit cells with each group of bit cells controllably coupled to a separate bit line.

摘要翻译： 在一个实施例中，提供了包括一个或多个列的存储器阵列，每个列包括被分成位单元组的多个位单元，每组比特单元可控制地耦合到单独的位线。

公开(公告)号：US07355246B2

公开(公告)日：2008-04-08

申请号：US11268430

申请日：2005-11-07

申请人： Ali Keshavarzi ,  Stephen H. Tang ,  Dinesh Somasekhar ,  Fabrice Paillet ,  Muhammad M. Khellah ,  Yibin Ye ,  Shih-Lien L. Lu ,  Vivek K. De

发明人： Ali Keshavarzi ,  Stephen H. Tang ,  Dinesh Somasekhar ,  Fabrice Paillet ,  Muhammad M. Khellah ,  Yibin Ye ,  Shih-Lien L. Lu ,  Vivek K. De

IPC分类号： H01L29/76

CPC分类号： G11C11/404 ,  G11C2211/4016 ,  H01L27/0207 ,  H01L27/0214 ,  H01L27/105 ,  H01L27/1052 ,  H01L27/108

摘要： Some embodiments provide a memory cell comprising a body region doped with charge carriers of a first type, a source region disposed in the body region and doped with charge carriers of a second type, and a drain region disposed in the body region and doped with charge carriers of the second type. According to some embodiments, the body region, the source region, and the drain region are oriented in a first direction, the body region and the source region form a first junction, and the body region and the drain region form a second junction. Moreover, a conductivity of the first junction from the body region to the source region in a case that the first junction is unbiased is substantially less than a conductivity of the second junction from the body region to the drain region in a case that the second junction is unbiased. Some embodiments further include a transistor oriented in a second direction, wherein the second direction is not parallel to the first direction.

摘要翻译： 一些实施例提供一种存储单元，其包括掺杂有第一类型的电荷载体的体区，设置在体区中的源极区，并掺杂有第二类型的电荷载流子，以及设置在体区中的掺杂电荷 第二种载体。 根据一些实施例，身体区域，源区域和漏极区域在第一方向上定向，身体区域和源区域形成第一结，并且体区域和漏区域形成第二结。 此外，在第一结无偏置的情况下，从体区到源极区的第一结的导电率基本上小于从体区到漏区的第二结的导电率，在第二结 是不偏不倚的 一些实施例还包括在第二方向上取向的晶体管，其中第二方向不平行于第一方向。

公开(公告)号：US07321502B2

公开(公告)日：2008-01-22

申请号：US10956285

申请日：2004-09-30

申请人： Fabrice Paillet ,  Ali Keshavarzi ,  Muhammad M. Khellah ,  Dinesh Somasekhar ,  Yibin Ye ,  Stephen H. Tang ,  Alavi Mohsen ,  Vivek K. De

发明人： Fabrice Paillet ,  Ali Keshavarzi ,  Muhammad M. Khellah ,  Dinesh Somasekhar ,  Yibin Ye ,  Stephen H. Tang ,  Alavi Mohsen ,  Vivek K. De

IPC分类号： G11C17/00

CPC分类号： G11C17/16 ,  G11C17/18

摘要： A method is described that induced dielectric breakdown within a capacitor's dielectric material while driving a current through the capacitor. The current is specific to data that is being written into the capacitor. The method also involves reading the data by interpreting behavior of the capacitor that is determined by the capacitor's resistance, where, the capacitor's resistance is a consequence of the inducing and the driving.

摘要翻译： 描述了一种在驱动电流通过电容器的同时在电容器的电介质材料内感应电介质击穿的方法。 电流特定于正在写入电容器的数据。 该方法还涉及通过解释由电容器电阻确定的电容器的行为来读取数据，其中电容器的电阻是诱导和驱动的结果。