公开(公告)号：US20140170817A1

公开(公告)日：2014-06-19

申请号：US14184999

申请日：2014-02-20

申请人： Been-Yih Jin ,  Brian S. Doyle ,  Jack T. Kavalieros ,  Robert S. Chau

发明人： Been-Yih Jin ,  Brian S. Doyle ,  Jack T. Kavalieros ,  Robert S. Chau

IPC分类号： H01L29/10 ,  H01L29/66 ,  H01L29/06

CPC分类号： H01L21/02381 ,  B82Y10/00 ,  H01L21/02164 ,  H01L21/02236 ,  H01L21/0245 ,  H01L21/02507 ,  H01L21/02532 ,  H01L21/02603 ,  H01L21/30604 ,  H01L21/31658 ,  H01L21/76283 ,  H01L21/823807 ,  H01L29/0665 ,  H01L29/0673 ,  H01L29/0676 ,  H01L29/068 ,  H01L29/1054 ,  H01L29/165 ,  H01L29/42324 ,  H01L29/42392 ,  H01L29/66439 ,  H01L29/66795 ,  H01L29/66818 ,  H01L29/775 ,  H01L29/785 ,  H01L29/78696

摘要： A method to provide a transistor or memory cell structure. The method comprises: providing a substrate including a lower Si substrate and an insulating layer on the substrate; providing a first projection extending above the insulating layer, the first projection including an Si material and a Sil-xGex material; and exposing the first projection to preferential oxidation to yield a second projection including a center region comprising Ge/Sil-yGey and a covering region comprising SiO2 and enclosing the center region.

摘要翻译： 一种提供晶体管或存储单元结构的方法。 该方法包括：在衬底上提供包括下Si衬底和绝缘层的衬底; 提供在所述绝缘层上方延伸的第一突起，所述第一突起包括Si材料和Sil-xGex材料; 以及将所述第一突起暴露于优先氧化以产生包括包含Ge / Sil-yGey的中心区域和包含SiO 2并包围所述中心区域的覆盖区域的第二突出部。

公开(公告)号：US20140167688A1

公开(公告)日：2014-06-19

申请号：US13716376

申请日：2012-12-17

申请人： Brian S. Doyle ,  Aleksandar Aleksov ,  Ravindranath V. Mahajan

发明人： Brian S. Doyle ,  Aleksandar Aleksov ,  Ravindranath V. Mahajan

IPC分类号： H02J7/00

CPC分类号： H02J7/0004 ,  H02J7/0013 ,  H02J7/0042 ,  H02J7/0044 ,  H02J7/025 ,  H02J50/00 ,  H02J50/10 ,  H02J50/12 ,  H02J50/40 ,  H02J50/70 ,  H02J50/80 ,  Y02B40/90 ,  Y02E60/12

摘要： A wireless charging system includes a microelectronic package (110) containing a system on chip (120) (an SoC), an energy transfer unit (140), and a software protocol (127). The SoC includes a processing device (121), a memory device (122) coupled to the processing device, and a communications device (123) coupled to the processing device and the memory device. The communications device is capable of communicating wirelessly with an external electronic device (130). The energy transfer unit is capable of transferring energy to the external electronic device. The software protocol is implemented in the memory device and is capable of detecting a charging profile of the external electronic device and capable of adjusting a parameter of the energy transfer unit according to a requirement of the charging profile.

摘要翻译： 一种无线充电系统包括一个包含片上系统（SoC），能量传输单元（140）和软件协议（127）的微电子封装（110）。 SoC包括处理设备（121），耦合到处理设备的存储设备（122）以及耦合到处理设备和存储设备的通信设备（123）。 通信设备能够与外部电子设备（130）进行无线通信。 能量传递单元能够将能量传递到外部电子设备。 软件协议在存储装置中实现，能够检测外部电子装置的充电曲线，并且能够根据充电曲线的要求调整能量转移单元的参数。

公开(公告)号：US08237234B2

公开(公告)日：2012-08-07

申请号：US13082305

申请日：2011-04-07

申请人： Anand Murthy ,  Boyan Boyanov ,  Suman Datta ,  Brian S. Doyle ,  Been-Yih Jin ,  Shaofeng Yu ,  Robert Chau

发明人： Anand Murthy ,  Boyan Boyanov ,  Suman Datta ,  Brian S. Doyle ,  Been-Yih Jin ,  Shaofeng Yu ,  Robert Chau

IPC分类号： H01L21/00

CPC分类号： H01L29/1054 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823842 ,  H01L21/823857 ,  H01L29/66636 ,  H01L29/7842 ,  H01L29/7848

摘要： Various embodiments of the invention relate to a PMOS device having a transistor channel of silicon germanium material on a substrate, a gate dielectric having a dielectric constant greater than that of silicon dioxide on the channel, a gate electrode conductor material having a work function in a range between a valence energy band edge and a conductor energy band edge for silicon on the gate dielectric, and a gate electrode semiconductor material on the gate electrode conductor material.

摘要翻译： 本发明的各种实施例涉及在衬底上具有硅锗材料的晶体管沟道的PMOS器件，介电常数大于沟道上的二氧化硅的介电常数的栅极电介质，具有功函数的栅电极导体材料 在栅极电介质上的硅的价态能带边缘和导体能带边缘之间的范围，以及栅电极导体材料上的栅电极半导体材料。

公开(公告)号：US08129795B2

公开(公告)日：2012-03-06

申请号：US13013942

申请日：2011-01-26

申请人： Suman Datta ,  Jack Kavalieros ,  Mark L. Doczy ,  Matthew V. Metz ,  Justin K. Brask ,  Robert S. Chau ,  Brian S. Doyle

发明人： Suman Datta ,  Jack Kavalieros ,  Mark L. Doczy ,  Matthew V. Metz ,  Justin K. Brask ,  Robert S. Chau ,  Brian S. Doyle

IPC分类号： H01L21/8238

CPC分类号： H01L21/28079 ,  H01L21/26586 ,  H01L21/28088 ,  H01L21/28185 ,  H01L21/28194 ,  H01L21/823807 ,  H01L21/823842 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/6659 ,  H01L29/7833 ,  H01L29/7845

摘要： In a metal gate replacement process, strain may be selectively induced in the channels of NMOS and PMOS transistors. For example, a material having a higher coefficient of thermal expansion than the substrate may be used to form the gate electrodes of PMOS transistors. A material with a lower coefficient of thermal expansion than that of the substrate may be used to form the gate electrodes of NMOS transistors.

摘要翻译： 在金属栅极替换工艺中，可以在NMOS和PMOS晶体管的沟道中选择性地诱发应变。 例如，可以使用具有比衬底更高的热膨胀系数的材料来形成PMOS晶体管的栅电极。 可以使用具有比基板的热膨胀系数更低的热膨胀系数的材料来形成NMOS晶体管的栅电极。

公开(公告)号：US20110062520A1

公开(公告)日：2011-03-17

申请号：US12949696

申请日：2010-11-18

申请人： Justin K. Brask ,  Robert S. Chau ,  Suman Datta ,  Mark L. Doczy ,  Brian S. Doyle ,  Jack T. Kavalieros ,  Amlan Majumdar ,  Matthew V. Metz ,  Marko Radosavljevic

发明人： Justin K. Brask ,  Robert S. Chau ,  Suman Datta ,  Mark L. Doczy ,  Brian S. Doyle ,  Jack T. Kavalieros ,  Amlan Majumdar ,  Matthew V. Metz ,  Marko Radosavljevic

IPC分类号： H01L29/786

CPC分类号： H01L29/7848 ,  H01L29/0649 ,  H01L29/0847 ,  H01L29/1033 ,  H01L29/161 ,  H01L29/165 ,  H01L29/24 ,  H01L29/267 ,  H01L29/4236 ,  H01L29/42376 ,  H01L29/4966 ,  H01L29/66545 ,  H01L29/66621 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/66818 ,  H01L29/7834 ,  H01L29/7838 ,  H01L29/785 ,  H04B1/3827 ,  Y10S438/926

摘要： A method of fabricating a MOS transistor having a thinned channel region is described. The channel region is etched following removal of a dummy gate. The source and drain regions have relatively low resistance with the process.

摘要翻译： 描述了制造具有减薄沟道区的MOS晶体管的方法。 在去除虚拟栅极之后蚀刻沟道区。 源极和漏极区域具有相对较低的电阻。

公开(公告)号：US07879675B2

公开(公告)日：2011-02-01

申请号：US12114227

申请日：2008-05-02

申请人： Marko Radosavljevic ,  Suman Datta ,  Brian S. Doyle ,  Jack Kavalieros ,  Justin K. Brask ,  Mark L. Doczy ,  Amian Majumdar ,  Robert S. Chau

发明人： Marko Radosavljevic ,  Suman Datta ,  Brian S. Doyle ,  Jack Kavalieros ,  Justin K. Brask ,  Mark L. Doczy ,  Amian Majumdar ,  Robert S. Chau

IPC分类号： H01L21/336

CPC分类号： H01L29/41791 ,  H01L21/3141 ,  H01L23/485 ,  H01L29/66636 ,  H01L29/7843 ,  H01L29/785 ,  H01L29/78621 ,  H01L29/78681 ,  H01L29/78684 ,  H01L2029/7858 ,  H01L2924/0002 ,  H01L2924/00

摘要： A semiconductor device comprising a gate electrode formed on a gate dielectric layer formed on a semiconductor film. A pair of source/drain regions are formed adjacent the channel region on opposite sides of the gate electrode. The source and drain regions each comprise a semiconductor portion adjacent to and in contact with the semiconductor channel and a metal portion adjacent to and in contact with the semiconductor portion.

摘要翻译： 一种半导体器件，包括形成在形成在半导体膜上的栅极电介质层上的栅电极。 一对源极/漏极区域形成在栅电极的相对侧上的沟道区域附近。 源极和漏极区域各自包括与半导体沟道相邻并与其接触的半导体部分和与半导体部分相邻并与其接触的金属部分。

公开(公告)号：US20100297838A1

公开(公告)日：2010-11-25

申请号：US12852408

申请日：2010-08-06

申请人： Peter L.D. Chang ,  Brian S. Doyle

发明人： Peter L.D. Chang ,  Brian S. Doyle

IPC分类号： H01L21/3205 ,  H01L27/088

CPC分类号： H01L29/785 ,  H01L21/845 ,  H01L27/10876 ,  H01L27/10879 ,  H01L27/1211 ,  H01L29/66545 ,  H01L29/66795

摘要： A method for fabricating double-gate and tri-gate transistors in the same process flow is described. In one embodiment, a sacrificial layer is formed over stacks that include semiconductor bodies and insulative members. The sacrificial layer is planarized prior to forming gate-defining members. After forming the gate-defining members, remaining insulative member portions are removed from above the semiconductor body of the tri-gate device but not the I-gate device. This facilitates the formation of metallization on three sides of the tri-gate device, and the formation of independent gates for the I-gate device.

摘要翻译： 描述了在相同工艺流程中制造双栅极和三栅极晶体管的方法。 在一个实施例中，在包括半导体主体和绝缘构件的堆叠件上形成牺牲层。 在形成栅极限定构件之前，牺牲层被平坦化。 在形成栅极限定构件之后，剩余的绝缘构件部分从三栅极器件的半导体本体上方除去，而不是I栅极器件。 这有助于在三栅极器件的三侧上形成金属化，以及形成用于I栅极器件的独立栅极。

公开(公告)号：US07638383B2

公开(公告)日：2009-12-29

申请号：US11524067

申请日：2006-09-19

申请人： Been-Yih Jin ,  Robert S. Chau ,  Brian S. Doyle ,  Marko Radosavljevic

发明人： Been-Yih Jin ,  Robert S. Chau ,  Brian S. Doyle ,  Marko Radosavljevic

IPC分类号： H01L21/336 ,  H01L21/8234

CPC分类号： H01L29/127 ,  B82Y10/00 ,  H01L29/0665 ,  H01L29/0673 ,  H01L51/0048 ,  H01L51/0508 ,  H01L51/0512 ,  Y10S977/72 ,  Y10S977/721 ,  Y10S977/742 ,  Y10S977/858 ,  Y10S977/859

摘要： Faceted catalytic dots are used for directing the growth of carbon nanotubes. In one example, a faceted dot is formed on a substrate for a microelectronic device. A growth promoting dopant is applied to a facet of the dot using an angled implant, and a carbon nanotube is grown on the doped facet of the dot.

摘要翻译： 方面的催化点用于指导碳纳米管的生长。 在一个示例中，在微电子器件的基板上形成刻面点。 使用成角度的植入物将生长促进掺杂剂施加到点的小平面，并且在点的掺杂面上生长碳纳米管。

公开(公告)号：US07560756B2

公开(公告)日：2009-07-14

申请号：US11588066

申请日：2006-10-25

申请人： Robert S. Chau ,  Brian S. Doyle ,  Jack Kavalieros ,  Douglas Barlage ,  Suman Datta

发明人： Robert S. Chau ,  Brian S. Doyle ,  Jack Kavalieros ,  Douglas Barlage ,  Suman Datta

IPC分类号： H01L29/80 ,  H01L31/112

CPC分类号： H01L29/785 ,  B82Y10/00 ,  H01L29/0665 ,  H01L29/0673 ,  H01L29/1033 ,  H01L29/41791 ,  H01L29/42384 ,  H01L29/42392 ,  H01L29/4908 ,  H01L29/66795 ,  H01L29/772 ,  H01L29/7854 ,  H01L29/78645 ,  H01L29/78696 ,  H01L51/0048 ,  H01L51/0554 ,  Y10S977/742 ,  Y10S977/842 ,  Y10S977/938

摘要： The present invention is a semiconductor device comprising a carbon nanotube body having a top surface and laterally opposite sidewalls formed on a substrate. A gate dielectric layer is formed on the top surface of the carbon nanotube body and on the laterally opposite sidewalls of the carbon nanotube body. A gate electrode is formed on the gate dielectric on the top surface of the carbon nanotube body and adjacent to the gate dielectric on the laterally opposite sidewalls of the carbon nanotube body.

摘要翻译： 本发明是一种半导体器件，其包括碳纳米管体，其具有形成在基底上的顶表面和横向相对的侧壁。 栅极电介质层形成在碳纳米管体的上表面和碳纳米管体的横向相对侧壁上。 栅极电极形成在碳纳米管主体的顶表面上的栅极电介质上并且与碳纳米管体的横向相对的侧壁上的栅电介质相邻。

公开(公告)号：US07525160B2

公开(公告)日：2009-04-28

申请号：US11320309

申请日：2005-12-27

申请人： Jack T. Kavalieros ,  Justin K. Brask ,  Suman Datta ,  Brian S. Doyle ,  Robert S. Chau

发明人： Jack T. Kavalieros ,  Justin K. Brask ,  Suman Datta ,  Brian S. Doyle ,  Robert S. Chau

IPC分类号： H01L29/76 ,  H01L29/94 ,  H01L31/062 ,  H01L31/113 ,  H01L31/119

CPC分类号： H01L29/785 ,  H01L29/165 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/66795 ,  H01L29/7848

摘要： Embodiments of the invention provide a device with a multiple gates. Stress material within recesses of a device body metal gate may cause a stress in channel regions of the device, thereby improving performance of the device.

摘要翻译： 本发明的实施例提供具有多个门的装置。 器件金属门的凹槽内的应力材料可能在器件的沟道区域中引起应力，从而提高器件的性能。