公开(公告)号：US07250371B2

公开(公告)日：2007-07-31

申请号：US10648953

申请日：2003-08-26

申请人： Sean S. Kang ,  Sangheon Lee ,  Wan-Lin Chen ,  Eric A. Hudson ,  S. M. Reza Sadjadi ,  Gan Ming Zhao

发明人： Sean S. Kang ,  Sangheon Lee ,  Wan-Lin Chen ,  Eric A. Hudson ,  S. M. Reza Sadjadi ,  Gan Ming Zhao

IPC分类号： H01L21/311

CPC分类号： H01L21/76802 ,  H01L21/0337 ,  H01L21/31116 ,  H01L21/31144 ,  H01L21/76816

摘要： A feature in a layer is provided. A photoresist layer is formed over the layer. The photoresist layer is patterned to form photoresist features with photoresist sidewalls, where the photoresist features have a first critical dimension. A conformal layer is deposited over the sidewalls of the photoresist features to reduce the critical dimensions of the photoresist features. Features are etched into the layer, wherein the layer features have a second critical dimension, which is less than the first critical dimension.

摘要翻译： 提供了一个图层中的一个特征。 在该层上形成光致抗蚀剂层。 光致抗蚀剂层被图案化以形成具有光致抗蚀剂侧壁的光致抗蚀剂特征，其中光致抗蚀剂特征具有第一临界尺寸。 在光致抗蚀剂特征的侧壁上沉积保形层以减少光致抗蚀剂特征的临界尺寸。 将特征蚀刻到层中，其中层特征具有小于第一临界尺寸的第二临界尺寸。

公开(公告)号：US06919278B2

公开(公告)日：2005-07-19

申请号：US10199190

申请日：2002-07-19

申请人： Sean S. Kang ,  Si Yi Li ,  S. M. Reza Sadjadi

发明人： Sean S. Kang ,  Si Yi Li ,  S. M. Reza Sadjadi

IPC分类号： H01J37/00 ,  H01L21/04 ,  H01L21/302 ,  H01L21/3065 ,  H01L21/311 ,  H01L21/3213 ,  H01L21/461 ,  H01L21/768

CPC分类号： H01L21/3065 ,  H01L21/31116 ,  H01L21/32137

摘要： A system and method for achieving a silicon carbide to low-k dielectric etch selectivity ratio of greater than 1:1 using a chlorine containing gas and either hydrogen (H2) gas or nitrogen (N2) gas is described. The method is applied to a semiconductor substrate having a low-k dielectric layer and a silicon carbide layer. The chlorine containing gas is a gas mixture that includes either HCl, BCl3, Cl2, or any combination thereof. In one embodiment, the method provides for supplying an etchant gas comprising a chlorine containing gas and a hydrogen (H2) gas. The etchant gas is then energized to generate a plasma which then etches openings in the silicon carbide at a faster etch rate than the low-k dielectric etch rate. In an alternative embodiment, the etchant gas mixture comprises a chlorine containing gas and a nitrogen (N2) gas.

摘要翻译： 一种用于使用含氯气体和氢气（H 2/2）气体或氮气（N 2）的气体来实现碳化硅至低k电介质蚀刻选择比大于1:1的系统和方法， 2气体）。 该方法应用于具有低k电介质层和碳化硅层的半导体衬底。 含氯气体是包含HCl，BCl 3，Cl 2 H 2或其任何组合的气体混合物。 在一个实施方案中，该方法提供了供应包含含氯气体和氢气（H 2 H 2）气体的蚀刻剂气体。 然后将蚀刻剂气体通电以产生等离子体，然后等离子体以比低k电介质蚀刻速率更快的蚀刻速率蚀刻碳化硅中的开口。 在替代实施例中，蚀刻剂气体混合物包括含氯气体和氮气（N 2/2）气体。

公开(公告)号：US20140273496A1

公开(公告)日：2014-09-18

申请号：US13889550

申请日：2013-05-08

申请人： Chia-Ling Kao ,  Kwang-soo Kim ,  Sean S. Kang ,  Srinivas D. Nemani

发明人： Chia-Ling Kao ,  Kwang-soo Kim ,  Sean S. Kang ,  Srinivas D. Nemani

IPC分类号： H01L21/311

CPC分类号： H01L21/31144 ,  H01L21/02063 ,  H01L21/31116 ,  H01L21/32136 ,  H01L21/76811 ,  H01L21/76813 ,  H01L21/76814 ,  H01L2221/1063

摘要： Methods of removing metal hardmasks in the presence of ultra low-k dielectric films are described. In an example, a method of patterning a low-k dielectric film includes forming a pattern in a metal nitride hardmask layer formed above a low-k dielectric film formed above a substrate. The method also includes etching, using the metal nitride hardmask layer as a mask, the pattern at least partially into the low-k dielectric film, the etching involving using a plasma etch based on SiFx. The etching also involves forming an SiOx passivation layer at least on sidewalls of the low-k dielectric film formed during the etching. The method also includes removing the metal nitride hardmask layer by a dry etch process, where the SiOx passivation layer protects the low-k dielectric film during the removing.

摘要翻译： 描述了在超低k电介质膜存在下去除金属硬掩模的方法。 在一个示例中，图案化低k电介质膜的方法包括在形成在衬底上方的低k电介质膜上形成的金属氮化物硬掩模层中形成图案。 该方法还包括使用金属氮化物硬掩模层作为掩模的蚀刻，该图案至少部分地进入低k电介质膜，该蚀刻涉及使用基于SiFx的等离子体蚀刻。 蚀刻还包括至少在蚀刻期间形成的低k电介质膜的侧壁上形成SiO x钝化层。 该方法还包括通过干蚀刻工艺去除金属氮化物硬掩模层，其中SiO x钝化层在去除期间保护低k绝缘膜。

公开(公告)号：US20130288483A1

公开(公告)日：2013-10-31

申请号：US13766238

申请日：2013-02-13

申请人： S.M. Reza Sadjadi ,  Dmitry Lubomirsky ,  Hamid Noorbakhsh ,  John Zheng Ye ,  David H. Quach ,  Sean S. Kang

发明人： S.M. Reza Sadjadi ,  Dmitry Lubomirsky ,  Hamid Noorbakhsh ,  John Zheng Ye ,  David H. Quach ,  Sean S. Kang

IPC分类号： H01L21/02 ,  H01L21/3065

CPC分类号： H01L22/20 ,  C23C14/22 ,  C23C16/44 ,  H01J37/32082 ,  H01J37/32467 ,  H01J37/32522 ,  H01J37/32541 ,  H01J37/32605 ,  H01J37/32642 ,  H01J37/32697 ,  H01J2237/334 ,  H01L21/02104 ,  H01L21/02274 ,  H01L21/3065 ,  H01L21/67069 ,  H01L21/67109 ,  H01L21/67248 ,  H01L21/6833 ,  H01L21/68735

摘要： A dynamically tunable process kit, a processing chamber having a dynamically tunable process kit, and a method for processing a substrate using a dynamically tunable process kit are provided. The dynamically tunable process kit allows one or both of the electrical and thermal state of the process kit to be changed without changing the phyisical construction of the process kit, thereby allowing plasma properties, and hence processing results, to be easily changed without replacing the process kit. The processing chamber having a dynamically tunable process kit includes a chamber body that includes a portion of a conductive side wall configured to be electrically controlled, and a process kit. The processing chamber includes a first control system operable to control one or both of an electrical and thermal state of the process kit and a second control system operable to control an electrical state of the portion of the side wall.

摘要翻译： 提供了一种动态可调工艺套件，具有动态可调工艺套件的处理室以及使用动态可调工艺套件处理衬底的方法。 动态可调工艺套件允许改变工艺套件的电气和热状态，而不改变工艺套件的植物结构，从而允许容易地改变等离子体性能，因此处理结果而不需要更换过程 套件 具有可动态调节的处理套件的处理室包括腔室主体，其包括被配置为电控制的导电侧壁的一部分，以及处理套件。 处理室包括可操作以控制处理套件的电气和热状态中的一个或两个的第一控制系统和可操作以控制侧壁部分的电气状态的第二控制系统。

公开(公告)号：US07084070B1

公开(公告)日：2006-08-01

申请号：US10623016

申请日：2003-07-17

申请人： Sangheon Lee ,  Sean S. Kang ,  S M Reza Sadjadi ,  Subhash Deshmukh ,  Ji Soo Kim

发明人： Sangheon Lee ,  Sean S. Kang ,  S M Reza Sadjadi ,  Subhash Deshmukh ,  Ji Soo Kim

IPC分类号： H01L21/461 ,  H01L21/302

CPC分类号： H01L21/76802 ,  H01L21/31111 ,  H01L21/31116 ,  H01L21/32137 ,  H01L21/32138 ,  H01L21/76807 ,  H01L21/7681 ,  H01L21/76814

摘要： A method for processing substrate to form a semiconductor device is disclosed. The substrate includes an etch stop layer disposed above a metal layer. The method includes etching through the etch stop layer down to the copper metal layer, using a plasma etch process that utilizes a chlorine-containing etchant source gas, thereby forming etch stop layer openings in the etch stop layer. The etch stop layer includes at least one of a SiN and SiC material. Thereafter, the method includes performing a wet treatment on the substrate using a solution that contains acetic acid (CH3COOH) or acetic acid/ammonium hydroxide (NH4OH) to remove at least some of the copper oxides. Alternatively, the copper oxides may be removed using a H2 plasma. BTA passivation may be optionally performed on the substrate.

摘要翻译： 公开了一种用于处理基板以形成半导体器件的方法。 衬底包括设置在金属层上方的蚀刻停止层。 该方法包括使用利用含氯蚀刻剂源气体的等离子体蚀刻工艺将蚀刻停止层蚀刻到铜金属层下方，从而在蚀刻停止层中形成蚀刻停止层开口。 蚀刻停止层包括SiN和SiC材料中的至少一种。 此后，该方法包括使用含有乙酸（CH 3 COOH）或乙酸/氢氧化铵（NH 4 OH）的溶液对底物进行湿处理至 去除至少一些铜氧化物。 或者，可以使用H 2 O 3等离子体去除铜氧化物。 可以任选地在衬底上进行BTA钝化。

公开(公告)号：US20140024220A1

公开(公告)日：2014-01-23

申请号：US13724698

申请日：2012-12-21

申请人： Chih-Yang Chang ,  Sean S. Kang ,  Chia-Ling Kao ,  Nikolaos Bekiaris

发明人： Chih-Yang Chang ,  Sean S. Kang ,  Chia-Ling Kao ,  Nikolaos Bekiaris

IPC分类号： H01L21/3065

CPC分类号： H01L21/3065 ,  H01L21/3105 ,  H01L21/31116 ,  H01L21/31138 ,  H01L21/31144 ,  H01L21/76811 ,  H01L21/76813 ,  H01L21/76814

摘要： Methods of fabricating ultra low-k dielectric self-aligned vias are described. In an example, a method of forming a self-aligned via (SAV) in a low-k dielectric film includes forming a trench pattern in a metal nitride hardmask layer formed above a low-k dielectric film formed above a substrate. A via pattern is formed in a masking layer formed above the metal nitride hardmask layer. The via pattern is etched at least partially into the low-k dielectric film, the etching comprising using a plasma etch using a chemistry based on CF4, H2, and a diluent inert gas composition.

摘要翻译： 描述了制造超低k电介质自对准通孔的方法。 在一个示例中，在低k电介质膜中形成自对准通孔（SAV）的方法包括在形成在衬底上方的低k电介质膜上形成的金属氮化物硬掩模层中形成沟槽图案。 在形成在金属氮化物硬掩模层之上的掩模层中形成通孔图案。 通孔图案至少部分地被蚀刻到低k电介质膜中，蚀刻包括使用基于CF4，H2和稀释惰性气体组成的化学物质进行等离子体蚀刻。

公开(公告)号：US07541291B2

公开(公告)日：2009-06-02

申请号：US11821422

申请日：2007-06-22

申请人： Sean S. Kang ,  Sangheon Lee ,  Wan-Lin Chen ,  Eric A. Hudson ,  S. M. Reza Sadjadi ,  Gan Ming Zhao

发明人： Sean S. Kang ,  Sangheon Lee ,  Wan-Lin Chen ,  Eric A. Hudson ,  S. M. Reza Sadjadi ,  Gan Ming Zhao

IPC分类号： H01L21/302

CPC分类号： H01L21/76802 ,  H01L21/0337 ,  H01L21/31116 ,  H01L21/31144 ,  H01L21/76816

摘要： A feature in a layer is provided. A photoresist layer is formed over the layer. The photoresist layer is patterned to form photoresist features with photoresist sidewalls, where the photoresist features have a first critical dimension. A conformal layer is deposited over the sidewalls of the photoresist features to reduce the critical dimensions of the photoresist features. Features are etched into the layer, wherein the layer features have a second critical dimension, which is less than the first critical dimension.

摘要翻译： 提供了一个图层中的一个特征。 在该层上形成光致抗蚀剂层。 光致抗蚀剂层被图案化以形成具有光致抗蚀剂侧壁的光致抗蚀剂特征，其中光致抗蚀剂特征具有第一临界尺寸。 在光致抗蚀剂特征的侧壁上沉积保形层以减少光致抗蚀剂特征的临界尺寸。 将特征蚀刻到层中，其中层特征具有小于第一临界尺寸的第二临界尺寸。

公开(公告)号：US06930048B1

公开(公告)日：2005-08-16

申请号：US10246844

申请日：2002-09-18

申请人： SiYi Li ,  S.M. Rega Sadjadi ,  Sean S. Kang ,  Tri Le ,  Bi-Ming Yen ,  Scott Briggs

发明人： SiYi Li ,  S.M. Rega Sadjadi ,  Sean S. Kang ,  Tri Le ,  Bi-Ming Yen ,  Scott Briggs

IPC分类号： H01L21/302 ,  H01L21/3213 ,  H01L21/768

CPC分类号： H01L21/32136 ,  H01L21/76802 ,  H01L21/76832

摘要： The invention is a method of etching an integrated circuit (IC) structure that includes a metal hard mask layer. The etching of the metal hard mask layer is performed by first feeding a gas mixture comprising a fluorine containing gas and oxygen (O2) gas to a reactor. The method then proceeds to generate a plasma that etches the metal hard mask layer. The method can be applied to either performing a via etch or a trench etch. Additionally, the invention teaches the removal of a photoresist layer without affecting the metal hard mask layer.

摘要翻译： 本发明是一种蚀刻包含金属硬掩模层的集成电路（IC）结构的方法。 金属硬掩模层的蚀刻通过首先将包含含氟气体和氧气（O 2/2））的气体混合到反应器中来进行。 然后该方法进行以产生蚀刻金属硬掩模层的等离子体。 该方法可以应用于执行通孔蚀刻或沟槽蚀刻。 另外，本发明教导了去除光致抗蚀剂层而不影响金属硬掩模层。