公开(公告)号：US07696550B2

公开(公告)日：2010-04-13

申请号：US11805177

申请日：2007-05-22

申请人： Tingkai Li ,  Lawrence J. Charneski ,  Wei-Wei Zhuang ,  David R. Evans ,  Sheng Teng Hsu

发明人： Tingkai Li ,  Lawrence J. Charneski ,  Wei-Wei Zhuang ,  David R. Evans ,  Sheng Teng Hsu

IPC分类号： H01L29/76

CPC分类号： H01L45/04 ,  H01L45/1233 ,  H01L45/147 ,  H01L45/1616

摘要： A multi-layer PrxCa1-xMnO3 (PCMO) thin film capacitor and associated deposition method are provided for forming a bipolar switching thin film. The method comprises: forming a bottom electrode; depositing a nanocrystalline PCMO layer; depositing a polycrystalline PCMO layer; forming a multi-layer PCMO film with bipolar switching properties; and, forming top electrode overlying the PCMO film. If the polycrystalline layers are deposited overlying the nanocrystalline layers, a high resistance can be written with narrow pulse width, negative voltage pulses. The PCMO film can be reset to a low resistance using a narrow pulse width, positive amplitude pulse. Likewise, if the nanocrystalline layers are deposited overlying the polycrystalline layers, a high resistance can be written with narrow pulse width, positive voltage pulses, and reset to a low resistance using a narrow pulse width, negative amplitude pulse.

摘要翻译： 提供多层PrxCa1-xMnO3（PCMO）薄膜电容器和相关的沉积方法用于形成双极开关薄膜。 该方法包括：形成底部电极; 沉积纳米晶体PCMO层; 沉积多晶PCMO层; 形成具有双极开关特性的多层PCMO膜; 并且形成覆盖PCMO膜的顶部电极。 如果多晶层沉积在纳米晶层之上，则可以用窄脉冲宽度，负电压脉冲写入高电阻。 PCMO膜可以使用窄脉冲宽度，正幅度脉冲复位为低电阻。 同样，如果纳米晶层沉积在多晶层上，则可以用窄脉冲宽度，正电压脉冲写入高电阻，并使用窄脉冲宽度，负幅度脉冲将其复位为低电阻。

公开(公告)号：US06972239B1

公开(公告)日：2005-12-06

申请号：US10923529

申请日：2004-08-20

申请人： Tingkai Li ,  Wei-Wei Zhuang ,  Lawrence J. Charneski ,  David R. Evans ,  Sheng Teng Hsu

发明人： Tingkai Li ,  Wei-Wei Zhuang ,  Lawrence J. Charneski ,  David R. Evans ,  Sheng Teng Hsu

IPC分类号： C23C16/40 ,  H01L21/20 ,  H01L45/00

CPC分类号： H01L45/1616 ,  C23C16/40 ,  H01L45/04 ,  H01L45/1233 ,  H01L45/147

摘要： A method of fabricating a PCMO thin film at low temperature for use in a RRAM device includes preparing a PCMO precursor; preparing a substrate; placing the substrate into a MOCVD chamber; introducing the PCMO precursor into the MOCVD chamber to deposit a PCMO thin film on the substrate; maintaining a MOCVD vaporizer at between about 240° C. to 280° C. and maintaining the MOCVD chamber at a temperature of between about 300° C. to 400° C.; removing the PCMO thin-film bearing substrate from the MOCVD chamber; and completing the RRAM device.

摘要翻译： 在低温下制造用于RRAM器件的PCMO薄膜的方法包括制备PCMO前体; 制备底物; 将基板放置在MOCVD室中; 将PCMO前体引入MOCVD室以在衬底上沉积PCMO薄膜; 将MOCVD蒸发器保持在约240℃至280℃之间并将MOCVD室保持在约300℃至400℃之间的温度下; 从MOCVD室中取出PCMO薄膜轴承衬底; 并完成RRAM设备。

公开(公告)号：US06303502B1

公开(公告)日：2001-10-16

申请号：US09588940

申请日：2000-06-06

申请人： Sheng Teng Hsu ,  David R. Evans ,  Tingkai Li ,  Jer-shen Maa ,  Wei-Wei Zhuang

发明人： Sheng Teng Hsu ,  David R. Evans ,  Tingkai Li ,  Jer-shen Maa ,  Wei-Wei Zhuang

IPC分类号： H01L2144

CPC分类号： H01L21/28291 ,  H01L29/78391

摘要： A method of fabricating a one-transistor memory includes, on a single crystal silicon substrate, depositing a bottom electrode structure on a gate oxide layer; implanting ions to form a source region and a drain region and activating the implanted ions spin coating the structure with a first ferroelectric layer; depositing a second ferroelectric layer; and annealing the structure to provide a c-axis ferroelectric orientation.

摘要翻译： 制造单晶体管存储器的方法包括在单晶硅衬底上，在栅氧化层上沉积底电极结构; 注入离子以形成源极区域和漏极区域并激活注入的离子旋转涂覆第一铁电层的结构; 沉积第二铁电层; 并退火该结构以提供c轴铁电取向。

公开(公告)号：US06849891B1

公开(公告)日：2005-02-01

申请号：US10730584

申请日：2003-12-08

申请人： Sheng Teng Hsu ,  Wei Pan ,  Fengyan Zhang ,  Wei-Wei Zhuang ,  Tingkai Li

发明人： Sheng Teng Hsu ,  Wei Pan ,  Fengyan Zhang ,  Wei-Wei Zhuang ,  Tingkai Li

IPC分类号： H01L21/28 ,  G11C13/00 ,  G11C16/02 ,  H01L21/8246 ,  H01L27/105 ,  H01L27/108 ,  H01L27/115 ,  H01L27/22 ,  H01L29/68 ,  H01L39/00 ,  H01L43/08 ,  H01L45/00 ,  H01L29/94

CPC分类号： G11C13/0007 ,  G11C2213/31 ,  G11C2213/77 ,  H01L45/04 ,  H01L45/1233 ,  H01L45/1253 ,  H01L45/147 ,  H01L45/1675

摘要： A RRAM memory cell is formed on a silicon substrate having a operative junction therein and a metal plug formed thereon, includes a first oxidation resistive layer; a first refractory metal layer; a CMR layer; a second refractory metal layer; and a second oxidation resistive layer. A method of fabricating a multi-layer electrode RRAM memory cell includes preparing a silicon substrate; forming a junction in the substrate taken from the group of junctions consisting of N+ junctions and P+ junctions; depositing a metal plug on the junction; depositing a first oxidation resistant layer on the metal plug; depositing a first refractory metal layer on the first oxidation resistant layer; depositing a CMR layer on the first refractory metal layer; depositing a second refractory metal layer on the CMR layer; depositing a second oxidation resistant layer on the second refractory metal layer; and completing the RRAM memory cell.

摘要翻译： 在其上具有工作结的硅衬底上形成有一个RRAM存储单元和形成在其上的金属插塞，包括第一氧化电阻层; 第一难熔金属层; 一个CMR层; 第二难熔金属层; 和第二氧化电阻层。 制造多层电极RRAM存储单元的方法包括制备硅衬底; 从由N +结和P +结组成的接头组中形成在衬底中的结; 在接头上沉积金属塞; 在金属插塞上沉积第一抗氧化层; 在第一耐氧化层上沉积第一难熔金属层; 在第一难熔金属层上沉积CMR层; 在CMR层上沉积第二难熔金属层; 在所述第二难熔金属层上沉积第二抗氧化层; 并完成RRAM存储单元。

公开(公告)号：US06660628B1

公开(公告)日：2003-12-09

申请号：US10391291

申请日：2003-03-17

申请人： Wei Pan ,  Wei-Wei Zhuang ,  David R. Evans ,  Sheng Teng Hsu

发明人： Wei Pan ,  Wei-Wei Zhuang ,  David R. Evans ,  Sheng Teng Hsu

IPC分类号： H01L214763

CPC分类号： H01L21/76843 ,  C23C16/34 ,  H01L21/28556 ,  H01L21/76856

摘要： A method of forming a titanium-based barrier metal layer includes preparing a substrate, including forming IC elements on the substrate; forming a titanium-based barrier metal precursor using a solution of about 5% by volume tetrakis (methylethylamino) titanium (TMEAT) and about 95% by volume octane; and depositing a titanium-based barrier layer on the substrate by MOCVD.

摘要翻译： 形成钛基阻挡金属层的方法包括制备基板，包括在基板上形成IC元件; 使用约5体积％四（甲基乙基氨基）钛（TMEAT）和约95体积％辛烷的溶液形成钛基阻隔金属前体; 以及通过MOCVD在基板上沉积钛基阻挡层。

公开(公告)号：US06927120B2

公开(公告)日：2005-08-09

申请号：US10442749

申请日：2003-05-21

申请人： Sheng Teng Hsu ,  Tingkal Li ,  David R. Evans ,  Wei-Wei Zhuang ,  Wei Pan

发明人： Sheng Teng Hsu ,  Tingkal Li ,  David R. Evans ,  Wei-Wei Zhuang ,  Wei Pan

IPC分类号： H01L27/10 ,  G11C11/15 ,  G11C13/00 ,  H01L45/00 ,  H01L21/8242

CPC分类号： G11C13/0007 ,  G11C2213/31 ,  H01L45/04 ,  H01L45/1233 ,  H01L45/147 ,  H01L45/1608 ,  H01L45/1625

摘要： Asymmetrically structured memory cells and a fabrication method are provided. The method comprises: forming a bottom electrode; forming an electrical pulse various resistance (EPVR) first layer having a polycrystalline structure over the bottom electrode; forming an EPVR second layer adjacent the first layer, with a nano-crystalline or amorphous structure; and, forming a top electrode overlying the first and second EPVR layers. EPVR materials include CMR, high temperature super conductor (HTSC), or perovskite metal oxide materials. In one aspect, the EPVR first layer is deposited with a metalorganic spin coat (MOD) process at a temperature in the range between 550 and 700 degrees C. The EPVR second layer is formed at a temperature less than, or equal to the deposition temperature of the first layer. After a step of removing solvents, the MOD deposited EPVR second layer is formed at a temperature less than, or equal to the 550 degrees C.

摘要翻译： 提供了非对称结构的存储单元和制造方法。 该方法包括：形成底部电极; 在底部电极上形成具有多晶结构的电脉冲各种电阻（EPVR）第一层; 用纳米结晶或无定形结构形成邻近第一层的EPVR第二层; 并且形成覆盖在第一和第二EPVR层上的顶部电极。 EPVR材料包括CMR，高温超导体（HTSC）或钙钛矿金属氧化物材料。 在一个方面，EPVR第一层在550-700℃的温度范围内用金属有机旋涂（MOD）工艺沉积.EPVR第二层是在小于或等于沉积温度 的第一层。 在除去溶剂的步骤之后，将MOD沉积的EPVR第二层在小于或等于550℃的温度下形成。

公开(公告)号：US06579793B2

公开(公告)日：2003-06-17

申请号：US09820224

申请日：2001-03-27

申请人： Wei-Wei Zhuang ,  Wei Pan ,  David R. Evans ,  Sheng Teng Hsu

发明人： Wei-Wei Zhuang ,  Wei Pan ,  David R. Evans ,  Sheng Teng Hsu

IPC分类号： C23C1618

CPC分类号： C23C16/18 ,  C23C16/56 ,  H01L21/28556

摘要： A fabrication process provides for achieving high adhesion of CVD copper thin films on metal nitride substrates, and in particular, on substrates having an outermost TaN layer. The method comprises introducing a certain amount of water vapor to the initial copper thin film deposition stage and reducing the amount of fluorine in the interface of the copper and metal nitride substrate. These two process steps result in a copper thin film having improved adhesion to metal nitride substrates, including TaN substrates.

摘要翻译： 制造工艺提供了在金属氮化物衬底上，特别是在具有最外层TaN层的衬底上实现CVD铜薄膜的高附着性。 该方法包括将一定量的水蒸汽引入初始铜薄膜沉积阶段并减少铜和金属氮化物衬底的界面中的氟的量。 这两个工艺步骤导致具有改善的与金属氮化物衬底（包括TaN衬底）的粘附性的铜薄膜。

公开(公告)号：US07585788B2

公开(公告)日：2009-09-08

申请号：US11224549

申请日：2005-09-12

申请人： Wei-Wei Zhuang ,  Yoshi Ono ,  Sheng Teng Hsu ,  Tingkai Li

发明人： Wei-Wei Zhuang ,  Yoshi Ono ,  Sheng Teng Hsu ,  Tingkai Li

IPC分类号： H01L21/31

CPC分类号： H01L21/02156 ,  H01L21/02282 ,  H01L21/316

摘要： A method is provided for forming a rare earth element-doped silicon oxide (SiO2) precursor with nanocrystalline (nc) Si particles. In one aspect the method comprises: mixing Si particles into a first organic solvent, forming a first solution with a first boiling point; filtering the first solution to remove large Si particles; mixing a second organic solvent having a second boiling point, higher than the first boiling point, to the filtered first solution; and, fractionally distilling, forming a second solution of nc Si particles. The Si particles are formed by immersing a Si wafer into a third solution including hydrofluoric (HF) acid and alcohol, applying an electric bias, and forming a porous Si layer overlying the Si wafer. Then, the Si particles are mixed into the organic solvent by depositing the Si wafer into the first organic solvent, and ultrasonically removing the porous Si layer from the Si wafer.

摘要翻译： 提供了一种用于形成具有纳米晶体（nc）Si颗粒的稀土元素掺杂的氧化硅（SiO 2）前体的方法。 一方面，该方法包括：将Si颗粒混合到第一有机溶剂中，形成具有第一沸点的第一溶液; 过滤第一溶液以除去大的Si颗粒; 将具有高于第一沸​​点的第二沸点的第二有机溶剂与过滤的第一溶液混合; 并分馏，形成nc Si颗粒的第二溶液。 通过将Si晶片浸入包括氢氟酸（HF）酸和醇的第三溶液中，施加电偏压并形成覆盖Si晶片的多孔Si层，形成Si颗粒。 然后，通过将Si晶片沉积到第一有机溶剂中，将Si颗粒混入有机溶剂中，并从Si晶片超声波除去多孔Si层。

公开(公告)号：US07320897B2

公开(公告)日：2008-01-22

申请号：US11090386

申请日：2005-03-23

申请人： Sheng Teng Hsu ,  Tingkai Li ,  Wei-Wei Zhuang

发明人： Sheng Teng Hsu ,  Tingkai Li ,  Wei-Wei Zhuang

IPC分类号： H01L21/66

CPC分类号： H01L33/08 ,  B82Y20/00 ,  H01L33/18 ,  H01L33/24 ,  H01L33/34 ,  H01L33/502 ,  Y10S977/834

摘要： A nanotip electroluminescence (EL) diode and a method are provided for fabricating said device. The method comprises: forming a plurality of Si nanotip diodes; forming a phosphor layer overlying the nanotip diode; and, forming a top electrode overlying the phosphor layer. The nanotip diodes are formed by: forming a Si substrate with a top surface; forming a Si p-well; forming an n+ layer of Si, having a thickness in the range of 30 to 300 nanometers (nm) overlying the Si p-well; forming a reactive ion etching (RIE)-induced polymer grass overlying the substrate top surface; using the RIE-induced polymer grass as a mask, etching areas of the substrate not covered by the mask; and, forming the nanotip diodes in areas of the substrate covered by the mask.

摘要翻译： 提供了一种纳米末端电致发光（EL）二极管和一种用于制造所述器件的方法。 该方法包括：形成多个Si纳米二极管; 形成覆盖所述纳米二极管的磷光体层; 并且形成覆盖磷光体层的顶部电极。 纳米二极管通过以下方式形成：形成具有顶表面的Si衬底; 形成Si对孔; 形成层叠Si层的厚度为30〜300纳米（nm）的Si的n +层; 形成覆盖在衬底顶表面上的反应离子蚀刻（RIE）诱导的聚合物草; 使用RIE诱导的聚合物草作为掩模，蚀刻未被掩模覆盖的基底的区域; 以及在由掩模覆盖的衬底的区域中形成纳米二极管二极管。

公开(公告)号：US20080171424A1

公开(公告)日：2008-07-17

申请号：US11653802

申请日：2007-01-16

申请人： Tingkai Li ,  Jer-Shen Maa ,  Douglas J. Tweet ,  Wei-Wei Zhuang ,  Sheng Teng Hsu

发明人： Tingkai Li ,  Jer-Shen Maa ,  Douglas J. Tweet ,  Wei-Wei Zhuang ,  Sheng Teng Hsu

IPC分类号： H01L21/205

CPC分类号： H01L21/02513 ,  H01L21/02381 ,  H01L21/0245 ,  H01L21/02529 ,  H01L21/0254 ,  H01L21/02639 ,  H01L21/02647 ,  H01L21/0265

摘要： A method of fabricating a continuous layer of a defect sensitive material on a silicon substrate includes preparing a silicon substrate; forming a nanostructure array directly on the silicon substrate; depositing a selective growth enhancing layer on the substrate; smoothing the selective growth enhancing layer; and growing a continuous layer of the defect sensitive material on the nanostructure array.

摘要翻译： 在硅衬底上制造缺陷敏感材料的连续层的方法包括制备硅衬底; 在硅衬底上直接形成纳米结构阵列; 在衬底上沉积选择性生长增强层; 平滑选择性生长增强层; 并在纳米结构阵列上生长不连续的缺陷敏感材料层。