公开(公告)号：US09412945B1

公开(公告)日：2016-08-09

申请号：US13830315

申请日：2013-03-14

申请人： Adesto Technologies Corporation

发明人： Kuei Chang Tsai ,  Jeffrey Allan Shields ,  Pascal Verrier

IPC分类号： H01L29/02 ,  H01L45/00

CPC分类号： H01L45/1683 ,  H01L45/085 ,  H01L45/1233 ,  H01L45/124 ,  H01L45/1246 ,  H01L45/1266 ,  H01L45/141 ,  H01L45/146 ,  H01L45/16

摘要： A storage element can include a bottom structure having at least one edge formed by a top surface and a side surface; a programmable layer, programmable between at least two different impedance states, and formed over the at least one edge and in contact with a portion of the bottom structure; an insulating layer that extends above the top surface of the bottom structure having an opening to the bottom structure formed therein, the opening having sloped sides; and at least one top layer formed within the opening and in contact with the programmable layer. Methods of making such a storage element are also disclosed.

摘要翻译： 存储元件可以包括底部结构，其具有由顶表面和侧表面形成的至少一个边缘; 可编程层，其可在至少两个不同阻抗状态之间编程，并且形成在所述至少一个边缘上并与所述底部结构的一部分接触; 绝缘层，其在底部结构的顶表面上方延伸，具有形成在其中的底部结构的开口，该开口具有倾斜的侧面; 以及形成在开口内并与可编程层接触的至少一个顶层。 还公开了制造这种存储元件的方法。

公开(公告)号：US09361975B2

公开(公告)日：2016-06-07

申请号：US13793685

申请日：2013-03-11

申请人： Adesto Technologies Corporation

发明人： Nad Edward Gilbert ,  John Dinh ,  John Ross Jameson, III ,  Michael N. Kozicki ,  Shane Charles Hollmer

IPC分类号： G11C13/00

CPC分类号： G11C13/004 ,  G11C13/0002 ,  G11C13/0007 ,  G11C13/0011 ,  G11C13/0069 ,  G11C2013/0073

摘要： Structures and methods of operating a resistive switching memory device are disclosed herein. In one embodiment, a resistive switching memory device can include: (i) a plurality of resistive memory cells, where each of the resistive switching memory cells is configured to be programmed to a low resistance state by application of a first voltage in a forward bias direction, and to be erased to a high resistance state by application of a second voltage in a reverse bias direction; and (ii) a sensing circuit coupled to at least one of the plurality of resistive memory cells, where the sensing circuit is configured to read a data state of the at least one resistive memory cell by application of a third voltage in the forward bias direction or the bias reverse direction.

摘要翻译： 本文公开了操作电阻式开关存储器件的结构和方法。 在一个实施例中，电阻式开关存储器件可以包括：（i）多个电阻存储器单元，其中每个电阻式开关存储器单元被配置为通过在正向偏置中施加第一电压而被编程为低电阻状态 方向，并通过在反向偏压方向施加第二电压而被擦除为高电阻状态; 以及（ii）感测电路，其耦合到所述多个电阻性存储器单元中的至少一个，其中所述感测电路被配置为通过在所述正向偏置方向上施加第三电压来读取所述至少一个电阻性存储器单元的数据状态 或偏置反向。

公开(公告)号：US09336868B1

公开(公告)日：2016-05-10

申请号：US13909983

申请日：2013-06-04

申请人： Adesto Technologies Corporation

发明人： Shane Charles Hollmer ,  Derric Lewis ,  John Dinh ,  Nad Edward Gilbert

IPC分类号： G11C13/00

CPC分类号： G11C13/0007 ,  G11C13/0011 ,  G11C13/003 ,  G11C13/0064 ,  G11C13/0069 ,  G11C13/0097 ,  G11C2013/0073 ,  G11C2213/79 ,  G11C2213/82

摘要： Structures and operations of a resistive switching memory device are described herein. In one embodiment, a resistive switching memory device can include: a plurality of resistive memory cells, each configured to be programmed to a low resistance state by application of a first voltage in a forward bias direction, and erased to a high resistance state by application of a second voltage in a reverse bias direction; a plurality of common plates, each being connected to a subset of the resistive memory cells; a command detector configured to detect a write command to be executed as a first and second write operations; and a write controller configured to perform the first write operation on each resistive memory cell in a selected subset, and to perform the second write operation on at least one of the resistive memory cells in the selected subset based on the detected write command.

摘要翻译： 这里描述了电阻式开关存储器件的结构和操作。 在一个实施例中，电阻式开关存储器件可以包括：多个电阻存储器单元，每个电阻存储器单元经配置以通过在正向偏压方向施加第一电压而被编程为低电阻状态，并通过应用擦除为高电阻状态 反向偏置方向上的第二电压; 多个公共板，各自连接到电阻存储器单元的子集; 命令检测器，被配置为检测要作为第一和第二写入操作执行的写入命令; 以及写入控制器，被配置为对所选择的子集中的每个电阻式存储器单元执行第一写入操作，并且基于检测到的写入命令对所选择的子集中的至少一个电阻存储器单元执行第二写入操作。

公开(公告)号：US09165644B2

公开(公告)日：2015-10-20

申请号：US13470030

申请日：2012-05-11

申请人： Deepak Kamalanathan ,  Foroozan Sarah Koushan ,  Juan Pablo Saenz Echeverry ,  John Dinh ,  Shane C. Hollmer ,  Michael Kozicki

发明人： Deepak Kamalanathan ,  Foroozan Sarah Koushan ,  Juan Pablo Saenz Echeverry ,  John Dinh ,  Shane C. Hollmer ,  Michael Kozicki

IPC分类号： G11C13/00

CPC分类号： G11C13/003 ,  G11C13/0002 ,  G11C13/0004 ,  G11C13/0007 ,  G11C13/0011 ,  G11C13/0028 ,  G11C13/004 ,  G11C13/0061 ,  G11C13/0069 ,  G11C13/0097 ,  G11C2013/0071 ,  G11C2013/0092 ,  G11C2213/79

摘要： In one embodiment, a method of operating a resistive switching device includes applying a signal comprising a pulse on a first terminal of a two terminal resistive switching device having the first terminal and a second terminal. The resistive switching device has a first state and a second state. The pulse includes a first ramp from a first voltage to a second voltage over a first time period. The first time period is at least 0.1 times a total time period of the pulse.

摘要翻译： 在一个实施例中，一种操作电阻式开关装置的方法包括在具有第一端子和第二端子的二端电阻式开关装置的第一端上施加包括脉冲的信号。 电阻式开关装置具有第一状态和第二状态。 脉冲包括在第一时间段内从第一电压到第二电压的第一斜坡。 第一时间段是脉冲总时间的至少0.1倍。

公开(公告)号：US09047975B2

公开(公告)日：2015-06-02

申请号：US13687147

申请日：2012-11-28

申请人： ADESTO TECHNOLOGIES CORPORATION

发明人： Ravi Sunkavalli ,  Malcolm Wing

IPC分类号： G06F12/00 ,  G06F13/00 ,  G06F13/28 ,  G11C16/34 ,  G06F12/02 ,  G11C16/00 ,  G11C11/56 ,  G11C7/10 ,  G11C13/00 ,  H03M13/23 ,  G06F11/10

CPC分类号： G11C16/349 ,  G06F11/1048 ,  G06F12/0238 ,  G11C7/1006 ,  G11C11/5614 ,  G11C11/5628 ,  G11C11/5685 ,  G11C13/0007 ,  G11C13/0011 ,  G11C13/0069 ,  G11C16/00 ,  G11C16/3495 ,  G11C2211/5641 ,  G11C2211/5646 ,  G11C2211/5647 ,  G11C2211/5648 ,  H03M13/23

摘要： Structures and methods for encoding data to reduce write cycles in a semiconductor memory device are disclosed herein. In one embodiment, a method of writing data to a semiconductor memory device can include: (i) determining a number of significant bits for data to be written in the semiconductor memory device; (ii) determining a tag associated with the data to be written in the semiconductor memory device, where the tag is determined based on the determined number of significant bits; (iii) encoding the data when the tag has a first state, where the tag is configured to indicate data encoding that comprises using N bits of the encoded data to store M bits of the data, where M and N are both positive integers and N is greater than M; and (iv) writing the encoded data and the tag in the semiconductor memory device.

摘要翻译： 本文公开了用于编码数据以减少半导体存储器件中的写入周期的结构和方法。 在一个实施例中，向半导体存储器件写入数据的方法可以包括：（i）确定要写入半导体存储器件的数据的有效位数; （ii）确定与要写入半导体存储器件的数据相关联的标签，其中基于确定的有效位数量来确定标签; （iii）当标签具有第一状态时对数据进行编码，其中标签被配置为指示数据编码，其包括使用编码数据的N位来存储数据的M位，其中M和N都是正整数，N 大于M; 和（iv）在半导体存储器件中写入编码数据和标签。

公开(公告)号：US09001553B1

公开(公告)日：2015-04-07

申请号：US13670385

申请日：2012-11-06

申请人： Adesto Technologies Corporation

发明人： Deepak Kamalanathan

IPC分类号： G11C11/00

CPC分类号： G11C11/406 ,  G11C13/0004 ,  G11C13/0007 ,  G11C13/0011 ,  G11C13/0033 ,  G11C13/0064 ,  G11C13/0069 ,  G11C2013/0073

摘要： A method of operating a resistive switching device includes applying a program stress to a two terminal resistive memory unit. The program stress is applied at a program voltage configured to change a state of the memory unit from a first state to a second state. The method further includes applying a verification/stabilization stress to the two terminal resistive memory unit. The verification/stabilization stress is applied at a verification/stabilization voltage. An erase stress is applied to the two terminal resistive memory unit. The erase stress is applied at an erase voltage configured to change a state of the memory unit from the second state to the first state. The verification/stabilization voltage is between the program voltage and the erase voltage.

摘要翻译： 一种操作电阻式开关装置的方法包括将程序应力施加到两端电阻存储器单元。 程序压力以被配置为将存储器单元的状态从第一状态改变到第二状态的程序电压施加。 该方法还包括将验证/稳定应力应用于两端电阻存储器单元。 在验证/稳定电压下施加验证/稳定应力。 擦除应力施加到两端电阻存储器单元。 以擦除电压施加擦除应力，擦除电压被配置为将存储器单元的状态从第二状态改变到第一状态。 验证/稳定电压在编程电压和擦除电压之间。

公开(公告)号：US08953362B2

公开(公告)日：2015-02-10

申请号：US13610690

申请日：2012-09-11

申请人： Foroozan Sarah Koushan ,  Michael A. Van Buskirk

发明人： Foroozan Sarah Koushan ,  Michael A. Van Buskirk

IPC分类号： G11C11/00 ,  G11C7/10 ,  G11C13/00

CPC分类号： G11C13/003 ,  G11C13/0002 ,  G11C13/0004 ,  G11C13/0007 ,  G11C13/0009 ,  G11C13/0011 ,  G11C13/004 ,  G11C13/0069 ,  G11C2013/0071 ,  G11C2013/0092 ,  G11C2213/74 ,  G11C2213/79

摘要： In accordance with an embodiment of the present invention, a method of operating a resistive switching device includes applying a signal including a pulse on a first access terminal of an access device having the first access terminal and a second access terminal. The second access terminal is coupled to a first terminal of a two terminal resistive switching device. The resistive switching device has the first terminal and a second terminal. The resistive switching device has a first state and a second state. The pulse includes a first ramp from a first voltage to a second voltage over a first time period, a second ramp from the second voltage to a third voltage over a second time period, and a third ramp from the third voltage to a fourth voltage over a third time period. The second ramp and the third ramp have an opposite slope to the first ramp. The sum of the first time period and the second time period is less than the third time period.

摘要翻译： 根据本发明的实施例，一种操作电阻式交换设备的方法包括：在具有第一接入终端的接入设备的第一接入终端和第二接入终端上应用包括脉冲的信号。 第二接入终端耦合到两端电阻式交换设备的第一终端。 电阻式开关装置具有第一端子和第二端子。 电阻式开关装置具有第一状态和第二状态。 脉冲包括在第一时间段内从第一电压到第二电压的第一斜坡，在第二时间段内从第二电压到第三电压的第二斜坡，以及从第三电压到第四电压的第三斜坡 第三个时期。 第二斜坡和第三斜坡与第一坡道具有相反的斜坡。 第一时间段和第二时间段的总和小于第三时间段。

公开(公告)号：US08854873B1

公开(公告)日：2014-10-07

申请号：US13464926

申请日：2012-05-04

申请人： Shane Charles Hollmer ,  John Dinh ,  Derric Jawaher Herman Lewis

发明人： Shane Charles Hollmer ,  John Dinh ,  Derric Jawaher Herman Lewis

IPC分类号： G11C11/4091

CPC分类号： G11C7/1087 ,  G11C7/103 ,  G11C7/106 ,  G11C13/0002 ,  G11C13/0007 ,  G11C13/0011 ,  G11C13/004 ,  G11C13/0061 ,  G11C13/0069 ,  G11C2013/0047 ,  G11C2013/0054 ,  G11C2013/0083 ,  G11C2013/0088

摘要： A memory device can include at least one array comprising a plurality of elements programmable between at least two different states, each state having a different time to a change in property under applied sense conditions; a read circuit configured to apply the sense conditions to selected elements and detect changes in property of the selected elements to generate read data; a latch circuit configured to store read data from the read circuit; and a transfer path configured to provide a parallel data transfer path between the read circuit and the latch circuit.

摘要翻译： 存储器件可以包括至少一个阵列，其包括在至少两个不同状态之间可编程的多个元件，每个状态在施加的感测条件下具有与特性变化不同的时间; 读取电路，被配置为将感测条件应用于所选择的元素，并且检测所选元素的属性的变化以产生读取数据; 锁存电路，被配置为存储来自读取电路的读取数据; 以及传送路径，被配置为在读取电路和锁存电路之间提供并行数据传送路径。

公开(公告)号：US08847192B2

公开(公告)日：2014-09-30

申请号：US13558296

申请日：2012-07-25

申请人： Wei Ti Lee ,  Chakravarthy Gopalan ,  Yi Ma ,  Jeffrey Shields ,  Philippe Blanchard ,  John Ross Jameson ,  Foroozan Sarah Koushan ,  Janet Wang ,  Mark Kellam

发明人： Wei Ti Lee ,  Chakravarthy Gopalan ,  Yi Ma ,  Jeffrey Shields ,  Philippe Blanchard ,  John Ross Jameson ,  Foroozan Sarah Koushan ,  Janet Wang ,  Mark Kellam

IPC分类号： H01L47/00 ,  H01L45/00

CPC分类号： H01L45/08 ,  H01L45/085 ,  H01L45/1233 ,  H01L45/1266 ,  H01L45/142 ,  H01L45/144 ,  H01L45/146 ,  H01L45/147 ,  H01L45/16 ,  H01L45/1658

摘要： In accordance with an embodiment of the present invention, a resistive switching device comprises a bottom electrode, a switching layer disposed over the bottom electrode, and a top electrode disposed over the switching layer. The top electrode comprises an alloy of a memory metal and an alloying element. The top electrode provides a source of the memory metal. The memory metal is configured to change a state of the switching layer.

摘要翻译： 根据本发明的实施例，电阻式开关装置包括底电极，设置在底电极上的开关层和设置在开关层上的顶电极。 顶部电极包括记忆金属和合金元素的合金。 顶部电极提供存储金属的源。 存储器金属被配置为改变开关层的状态。

公开(公告)号：US20140071733A1

公开(公告)日：2014-03-13

申请号：US13615493

申请日：2012-09-13

申请人： Ravi Sunkavalli

发明人： Ravi Sunkavalli

IPC分类号： G11C11/00

CPC分类号： G11C13/003 ,  G11C7/1075 ,  G11C8/16 ,  G11C13/0002 ,  G11C13/0011 ,  G11C13/004 ,  G11C13/0061 ,  G11C13/0069 ,  G11C2213/74 ,  G11C2213/79

摘要： A memory device can include at least two ports for transferring data to and from the memory device; and plurality of memory cells, each memory cell including at least one element programmable between different impedance states, and a plurality of access devices, each access device providing a current path between the element and a different one of the ports.

摘要翻译： 存储器设备可以包括用于将数据传送到存储器设备和从存储器设备传送数据的至少两个端口; 以及多个存储器单元，每个存储器单元包括在不同阻抗状态之间可编程的至少一个元件和多个存取器件，每个存取器件提供元件与不同端口之间的电流路径。