公开(公告)号：US5391393A

公开(公告)日：1995-02-21

申请号：US108278

申请日：1993-08-19

申请人： Papu D. Maniar

发明人： Papu D. Maniar

IPC分类号： H01L27/10 ,  C23C18/12 ,  H01L21/8242 ,  H01L21/8246 ,  H01L27/105 ,  H01L27/108 ,  H01L41/22 ,  H01L41/24 ,  B05D5/12

CPC分类号： H01L21/31691 ,  C23C18/1216 ,  C23C18/1254 ,  C23C18/1279

摘要： A method for making a semiconductor device having an anhydrous ferroelectric thin-film obtained from an anhydrous sol-gel solution. An anhydrous PZT sol-gel solution is provided, wherein the sol-gel solution is prepared from lead (II) acetate anhydrous, which is heated with zirconium and titanium precursors to form a gel. The sol-gel solution is prepared without hydrolyzing the solution to obtain precursor complexes which do not contain water. The sol-gel is then applied to a semiconductor substrate and crystallized to form a ferroelectric thin-film. In a preferred embodiment, one or more steps of preparing the sol-gel solution, applying the sol-gel solution, and crystallizing the sol-gel solution are carried out in the presence of an oxygen-containing ambient.

摘要翻译： 一种制备具有由无水溶胶 - 凝胶溶液获得的无水铁电薄膜的半导体器件的方法。 提供无水PZT溶胶 - 凝胶溶液，其中溶胶 - 凝胶溶液由无水乙酸铅（II）制备，其用锆和钛前体加热以形成凝胶。 制备溶胶 - 凝胶溶液而不水解溶液，得到不含水的前体复合物。 然后将溶胶 - 凝胶施加到半导体衬底并结晶以形成铁电薄膜。 在优选的实施方案中，在含氧环境的存在下进行制备溶胶 - 凝胶溶液，施加溶胶 - 凝胶溶液和结晶溶胶 - 凝胶溶液的一个或多个步骤。

公开(公告)号：US5258093A

公开(公告)日：1993-11-02

申请号：US993986

申请日：1992-12-21

申请人： Papu D. Maniar

发明人： Papu D. Maniar

IPC分类号： H01L21/02 ,  H01L21/306 ,  H01L21/311 ,  H01L21/3213 ,  H01L21/00

CPC分类号： H01L21/02052 ,  H01L21/31111 ,  H01L21/32134 ,  H01L28/55

摘要： An etching process for the patterning of electrodes and a ferroelectric dielectric layer in a ferroelectric capacitor, which is formed in a semiconductor device, is disclosed. A series of overlying layers including a first electrode layer (16), a ferroelectric layer (18), and a second electrode layer (20) are etched to form a ferroelectric capacitor (14) on a semiconductor substrate (10). The second electrode layer (20) is selectively etched in a first aqueous solution containing hydrochloric acid, nitric acid, and a metal etching compound comprised of phosphoric acid, nitric acid, and acetic acid. The ferroelectric layer (18) is selectively etched in a second aqueous solution containing hydrogen peroxide, hydrofluoric acid, and nitric acid. The etch rate of the ferroelectric layer in the second aqueous solution is controlled by selection of the relative concentration of the chemicals used to form the solution. The wet chemical etching process of the invention can be combined with a dry etching process for the purpose of removing dry etch residue following formation of the ferroelectric capacitor (14).

摘要翻译： 公开了一种用于在半导体器件中形成的铁电电容器中的电极图案化和铁电介质层的蚀刻工艺。 蚀刻包括第一电极层（16），铁电体层（18）和第二电极层（20）的一系列覆盖层，以在半导体衬底（10）上形成铁电电容器（14）。 在含有盐酸，硝酸和由磷酸，硝酸和乙酸组成的金属蚀刻化合物的第一水溶液中选择性地蚀刻第二电极层（20）。 在包含过氧化氢，氢氟酸和硝酸的第二水溶液中选择性地蚀刻铁电层（18）。 通过选择用于形成溶液的化学品的相对浓度来控制第二水溶液中铁电层的蚀刻速率。 为了在形成铁电电容器（14）之后去除干蚀刻残留物，本发明的湿化学蚀刻工艺可以与干蚀刻工艺组合。

公开(公告)号：US5190889A

公开(公告)日：1993-03-02

申请号：US803930

申请日：1991-12-09

申请人： Stephen S. Poon ,  Papu D. Maniar

发明人： Stephen S. Poon ,  Papu D. Maniar

IPC分类号： H01L21/3105 ,  H01L21/316 ,  H01L21/762

CPC分类号： H01L21/76224 ,  H01L21/3105 ,  H01L21/31604 ,  Y10S148/05 ,  Y10S438/945

摘要： A trench structure (10) using germanium silicate. The trench structure (10) has a substrate material (12) and a hard mask material (14) that overlies the substrate material (12). An opening is formed in the hard mask material and the opening is used to form a trench (16) in the substrate material (12). The trench (16) has a sidewall portion and a bottom portion. A barrier (18 and 20) is formed overlying the bottom portion of the trench (16) and adjacent to the sidewall portion of the trench (16). A planar germanium silicate region (22) is formed overlying the barrier (18 and 20).

摘要翻译： 使用硅酸锗的沟槽结构（10）。 沟槽结构（10）具有衬底材料（12）和覆盖在衬底材料（12）上的硬掩模材料（14）。 在硬掩模材料中形成开口，并且开口用于在基底材料（12）中形成沟槽（16）。 沟槽（16）具有侧壁部分和底部部分。 形成覆盖在沟槽（16）的底部并与沟槽（16）的侧壁部分相邻的势垒（18和20）。 在屏障（18和20）上方形成平坦的硅酸锗区域（22）。

公开(公告)号：US5185689A

公开(公告)日：1993-02-09

申请号：US875463

申请日：1992-04-29

申请人： Papu D. Maniar

发明人： Papu D. Maniar

IPC分类号： H01L21/28 ,  H01L21/02 ,  H01L21/822 ,  H01L21/8242 ,  H01L27/04 ,  H01L27/108

CPC分类号： H01L28/75 ,  H01L28/55 ,  H01L28/60 ,  Y10T29/435

摘要： A capacitor (11) is formed overlying a dielectric layer (34). A conductive layer (36) is formed overlying the dielectric layer (34). An optional barrier layer (16) is formed to electrically connect and isolate the conductive layer (36) from a first electrode region (20) which has a ruthenate portion. A dielectric layer (22) is formed overlying the first ruthenate electrode region (20) to form a capacitor dielectric. A second electrode region (24) is formed overlying the dielectric layer (22). An optional barrier layer (28) is formed overlying the electrode region (24). A conductive layer (32) is formed overlying the optional barrier layer (28) and makes electric contact to the electrode region (24). A dielectric layer (30) is formed to electrically isolate the capacitor (11).

摘要翻译： 形成在电介质层（34）上方的电容器（11）。 形成覆盖在电介质层（34）上的导电层（36）。 形成可选的阻挡层（16）以将导电层（36）与具有钌酸盐部分的第一电极区域（20）电连接和隔离。 形成覆盖在第一钌酸盐电极区（20）上的介电层（22）以形成电容器电介质。 形成在电介质层（22）上的第二电极区（24）。 在电极区域（24）上形成可选的阻挡层（28）。 形成覆盖在任选的阻挡层（28）上并与电极区域（24）电接触的导电层（32）。 形成电介质层（30）以电隔离电容器（11）。

公开(公告)号：US20120113611A1

公开(公告)日：2012-05-10

申请号：US13355626

申请日：2012-01-23

申请人： Papu D. Maniar ,  Yi Wei ,  Kenneth A. Dean ,  John J. D'Urso

发明人： Papu D. Maniar ,  Yi Wei ,  Kenneth A. Dean ,  John J. D'Urso

IPC分类号： H05K7/02

CPC分类号： G02B27/0006 ,  G02F1/133504 ,  Y10T428/24364 ,  Y10T428/24802

摘要： A device (110, 151, 200) with a viewable surface (201) including a plurality of transparent pedestals (210) having a reflective material (406) disposed on its sides (408) make smudges forming thereon unnoticeable by taking advantage of optical characteristics including contrast and the user's visual acuity. The pedestals (210) generally have a width (412) of less than 50 microns, a height (414) equal to twice the width (412), and a spacing (416) between adjacent pedestals (210) equal to the width (412). The device (110, 151, 200) may be an electronic device, and more particularly a portable electronic device such as a cell phone.

摘要翻译： 具有包括设置在其侧面（408）上的反射材料（406）的多个透明基座（210）的可视表面（201）的装置（110,151,200）通过利用光学特性使其上形成的污迹不明显 包括对比度和用户的视力。 基座（210）通常具有小于50微米的宽度（412），等于宽度（412）的两倍的高度（414）和等于宽度（412）的相邻基座（210）之间的间隔（416） ）。 设备（110,151,200）可以是电子设备，更具体地，便携式电子设备，例如蜂窝电话。

公开(公告)号：US06344413B1

公开(公告)日：2002-02-05

申请号：US09022756

申请日：1998-02-12

申请人： Peter Zurcher ,  Robert E. Jones, Jr. ,  Papu D. Maniar ,  Peir Chu

发明人： Peter Zurcher ,  Robert E. Jones, Jr. ,  Papu D. Maniar ,  Peir Chu

IPC分类号： H01L2170

CPC分类号： H01L21/3212 ,  H01L27/1057 ,  H01L27/108 ,  H01L27/10844 ,  H01L27/10852 ,  H01L27/10882 ,  H01L28/55 ,  H01L28/60 ,  H01L28/65

摘要： Method for forming a semiconductor device having an capacitor, where the capacitor is in-laid in a cavity formed in the semiconductor substrate and part of a high density memory. One embodiment first forms a bottom electrode in the cavity and then fills the cavity with a sacrificial layer to allow chemical mechanical polishing (CMP) of at least one of the capacitor electrodes. After removing portions of the bottom electrode and portions of the sacrificial layer, a dielectric layer is formed. A top electrode is then formed over the dielectric layer. The dielectric layer so formed isolates the bottom electrode from the top electrode preventing shorting and leakage currents. In one embodiment, a single top electrode layer is formed for multiple bottom electrodes, reducing the complexity of the memory circuit.

摘要翻译： 用于形成具有电容器的半导体器件的方法，其中电容器嵌入形成在半导体衬底中的空腔中，并且部分高密度存储器。 一个实施例首先在空腔中形成底部电极，然后用牺牲层填充空腔，以允许电容器电极中的至少一个的化学机械抛光（CMP）。 在去除底部电极的部分和牺牲层的部分之后，形成介电层。 然后在电介质层上形成顶部电极。 这样形成的电介质层将底部电极与顶部电极隔离，防止短路和漏电流。 在一个实施例中，为多个底部电极形成单个顶部电极层，从而降低了存储器电路的复杂性。

公开(公告)号：US5652176A

公开(公告)日：1997-07-29

申请号：US393783

申请日：1995-02-24

申请人： Papu D. Maniar ,  Robert W. Fiordalice

发明人： Papu D. Maniar ,  Robert W. Fiordalice

IPC分类号： H01L21/28 ,  H01L21/60 ,  H01L21/762 ,  H01L21/768 ,  H01L21/76

CPC分类号： H01L21/76897 ,  H01L21/28 ,  H01L21/76224 ,  H01L21/76802 ,  Y10S148/02 ,  Y10S438/97

摘要： A trench isolation region (32) is fabricated to include a trench liner (28) comprised of aluminum nitride. The aluminum nitride trench liner is useful in borderless contact applications wherein a contact opening (56) is etched in an interlayer dielectric (54) and overlies both an active region (e.g. doped region 52) and the trench isolation region. During formation of opening using etch chemistry which is selective to aluminum nitride, the trench liner protects a P-N junction at a corner region (58) of the trench to prevent exposing the junction. By protecting the junction, subsequent formation of a conductive plug (60) will not electrically short circuit the junction, and will keep diode leakage to within acceptable levels.

摘要翻译： 制造沟槽隔离区域（32）以包括由氮化铝构成的沟槽衬垫（28）。 氮化铝沟槽衬垫可用于无边界接触应用中，其中在层间电介质（54）中蚀刻接触开口（56）并覆盖有源区域（例如，掺杂区域52）和沟槽隔离区域两者。 在使用对氮化铝有选择性的蚀刻化学形成开口形成期间，沟槽衬垫保护沟槽的拐角区域（58）处的P-N结以防止接合。 通过保护接头，随后形成导电插塞（60）将不会使接头电短路，并将二极管泄漏保持在可接受的水平内。

公开(公告)号：US5578523A

公开(公告)日：1996-11-26

申请号：US444184

申请日：1995-05-18

申请人： Robert W. Fiordalice ,  Papu D. Maniar ,  Jeffrey L. Klein

发明人： Robert W. Fiordalice ,  Papu D. Maniar ,  Jeffrey L. Klein

IPC分类号： H01L21/3205 ,  H01L21/768 ,  H01L23/522 ,  H01L21/44

CPC分类号： H01L21/7684 ,  H01L21/76802 ,  H01L21/76829 ,  H01L21/7685 ,  H01L21/76877 ,  Y10S438/959

摘要： In the present invention, an inlaid interconnect (44) is formed by chemical mechanical polishing. A polish assisting layer (31), in the form of an aluminum nitride layer, is formed between an interlayer dielectric (30) and an interconnect metal (42) to prevent dishing or cusping of the interconnect upon polishing. By allowing the sacrificial polish assisting layer (31) to be removed at close to the same rate as interconnect metal (42) during the final stages of polishing, dishing is avoided. The aluminum nitride layer also facilitates chemical vapor deposition of aluminum as the interconnect metal by providing a more suitable nucleation site for aluminum than exists with silicon dioxide.

摘要翻译： 在本发明中，镶嵌互连（44）通过化学机械抛光形成。 在层间电介质（30）和互连金属（42）之间形成呈氮化铝层形式的抛光辅助层（31），以防止在研磨时互连件的凹陷或凹陷。 通过在抛光的最后阶段允许牺牲抛光辅助层（31）以与互连金属（42）相同的速率被去除，因此避免了凹陷。 氮化铝层还通过为存在二氧化硅提供比铝更合适的成核位置，促进铝作为互连金属的化学气相沉积。

公开(公告)号：US5534462A

公开(公告)日：1996-07-09

申请号：US393782

申请日：1995-02-24

申请人： Robert W. Fiordalice ,  Papu D. Maniar ,  Jeffrey L. Klein ,  Bernard J. Roman

发明人： Robert W. Fiordalice ,  Papu D. Maniar ,  Jeffrey L. Klein ,  Bernard J. Roman

IPC分类号： H01L21/3205 ,  H01L21/768 ,  H01L23/522 ,  H01L21/44

CPC分类号： H01L21/7684 ,  H01L21/76802 ,  H01L21/76829 ,  H01L21/7685 ,  H01L21/76877 ,  Y10S438/959

摘要： A conductive plug (46) is formed in a semiconductor device (30) by using an aluminum nitride glue layer (42). The glue layer is deposited on an interlayer dielectric (40) prior to forming a contact opening (44), such that the glue layer does not line the opening sidewalls or bottom. Tungsten or other plug material is then deposited in the opening and on the glue layer and subsequently polished or etched back to form the plug. The remaining portions of the glue layer may be left within the device or removed as deemed appropriate.

摘要翻译： 通过使用氮化铝胶层（42）在半导体器件（30）中形成导电插塞（46）。 在形成接触开口（44）之前，胶层沉积在层间电介质（40）上，使得胶层不与开口侧壁或底部对齐。 然后将钨或其他塞子材料沉积在开口和胶层上，随后抛光或回蚀以形成塞子。 胶层的剩余部分可以留在装置内或者视为适当的去除。

公开(公告)号：US5525542A

公开(公告)日：1996-06-11

申请号：US393781

申请日：1995-02-24

申请人： Papu D. Maniar ,  Robert W. Fiordalice ,  Kevin G. Kemp ,  Bernard J. Roman

发明人： Papu D. Maniar ,  Robert W. Fiordalice ,  Kevin G. Kemp ,  Bernard J. Roman

IPC分类号： G03F7/004 ,  G03F7/20 ,  H01L21/027 ,  H01L21/28

CPC分类号： H01L21/0276 ,  Y10S148/113 ,  Y10S438/952

摘要： An anti-reflective coating (ARC) (20) is formed over a reflective, conductive layer (18), such as polysilicon or aluminum, in a semiconductor device (10). The ARC is an aluminum nitride layer. During photolithography, the ARC absorbs radiation waves (30), particularly absorbing wavelengths under 300 nanometers, such as deep ultraviolet (DUV) radiation at 248 nanometers. Being absorbed by the ARC, the radiation waves are prevented from reflecting off the underlying conductive layer. Thus, resist mask (34) is patterned and developed true to the pattern on lithography mask (24), resulting in accurate replication into appropriate layers of the device.

摘要翻译： 在半导体器件（10）中的反射导电层（18）（例如多晶硅或铝）上形成抗反射涂层（ARC）（20）。 ARC是氮化铝层。 在光刻期间，ARC吸收辐射波（30），特别是吸收在300纳米以下的波长，例如248纳米的深紫外（DUV）辐射。 被ARC吸收，辐射波被防止从下面的导电层反射出来。 因此，抗蚀剂掩模（34）被图案化并且在光刻掩模（24）上的图案上真实地形成，导致准确地复制到器件的适当层中。