公开(公告)号：US07033957B1

公开(公告)日：2006-04-25

申请号：US10358586

申请日：2003-02-05

申请人： Hidehiko Shiraiwa ,  Tazrien Kamal ,  Mark Ramsbey ,  Inkuk Kang ,  Jaeyong Park ,  Rinji Sugino ,  Jean Y. Yang ,  Fred T K Cheung ,  Arvind Halliyal ,  Amir H. Jafarpour

发明人： Hidehiko Shiraiwa ,  Tazrien Kamal ,  Mark Ramsbey ,  Inkuk Kang ,  Jaeyong Park ,  Rinji Sugino ,  Jean Y. Yang ,  Fred T K Cheung ,  Arvind Halliyal ,  Amir H. Jafarpour

IPC分类号： H01L21/31

CPC分类号： H01L29/66825 ,  H01L21/28273 ,  H01L21/3144 ,  H01L29/513 ,  H01L29/792 ,  Y10S438/954

摘要： Process for reducing charge leakage in a SONOS flash memory device, including in one embodiment, forming a bottom oxide layer of an ONO structure on the semiconductor substrate to form an oxide/silicon interface having a first oxygen content adjacent the oxide/silicon interface; treating the bottom oxide layer to increase the first oxygen content to a second oxygen content adjacent the oxide/silicon interface; and depositing a nitride charge-storage layer on the bottom oxide layer. In another embodiment, process for reducing charge leakage in a SONOS flash memory device, including forming a bottom oxide layer of an ONO structure on a surface of the semiconductor substrate having an oxide/silicon interface with a super-stoichiometric oxygen content adjacent the oxide/silicon interface; and depositing a nitride charge-storage layer on the bottom oxide layer.

摘要翻译： 包括在一个实施例中，在半导体衬底上形成ONO结构的底部氧化物层以形成具有与氧化物/硅界面相邻的第一氧含量的氧化物/硅界面的方法，用于减少SONOS闪速存储器件中的电荷泄漏的方法; 处理底部氧化物层以将第一氧含量增加到邻近氧化物/硅界面的第二氧含量; 以及在底部氧化物层上沉积氮化物电荷存储层。 在另一个实施方案中，用于减少SONOS闪速存储器件中的电荷泄漏的方法，包括在半导体衬底的表面上形成具有超化学计量氧含量的氧化物/硅界面的氧化物/硅界面的氧化物/ 硅界面; 以及在底部氧化物层上沉积氮化物电荷存储层。

公开(公告)号：US06969886B1

公开(公告)日：2005-11-29

申请号：US10889424

申请日：2004-07-12

申请人： Jaeyong Park ,  Hidehiko Shiraiwa ,  Arvind Halliyal ,  Jean Y. Yang ,  Inkuk Kang ,  Tazrien Kamal ,  Amir H. Jafarpour

发明人： Jaeyong Park ,  Hidehiko Shiraiwa ,  Arvind Halliyal ,  Jean Y. Yang ,  Inkuk Kang ,  Tazrien Kamal ,  Amir H. Jafarpour

IPC分类号： H01L21/28 ,  H01L21/314 ,  H01L21/336 ,  H01L31/119

CPC分类号： H01L29/66833 ,  H01L21/28282 ,  H01L21/3144

摘要： A SONOS flash memory device, including a semiconductor substrate; an ONO structure formed on the semiconductor substrate, the ONO structure including a bottom oxide layer, a dielectric charge storage layer and a top oxide layer, the bottom oxide layer having a super-stoichiometric oxygen content and an oxygen vacancy content of about 1010/cm2 or less, wherein the bottom oxide layer exhibits a reduced charge leakage relative to a bottom oxide layer having a stoichiometric or sub-stoichiometric oxygen content and a greater number of oxygen vacancies. In one embodiment, the bottom oxide layer has an oxygen vacancy content of substantially zero.

摘要翻译： 一种SONOS闪速存储器件，包括半导体衬底; 形成在半导体衬底上的ONO结构，所述ONO结构包括底部氧化物层，介电电荷存储层和顶部氧化物层，所述底部氧化物层的超化学计量氧含量和氧空位含量为约10 ^{10 / cm 2以下，其中底部氧化物层相对于具有化学计量或亚化学计量的氧含量和更大数量的氧的底部氧化物层显示出减小的电荷泄漏 空缺。 在一个实施方案中，底部氧化物层的氧空位含量基本为零。}

公开(公告)号：US06765254B1

公开(公告)日：2004-07-20

申请号：US10460279

申请日：2003-06-12

申请人： Angela Hui ,  Minh V. Ngo ,  Ning Cheng ,  Jaeyong Park ,  Jean Y. Yang ,  Hidehiko Shiraiwa ,  Rinji Sugino ,  Tazrien Kamal ,  Cinti X. Chen

发明人： Angela Hui ,  Minh V. Ngo ,  Ning Cheng ,  Jaeyong Park ,  Jean Y. Yang ,  Hidehiko Shiraiwa ,  Rinji Sugino ,  Tazrien Kamal ,  Cinti X. Chen

IPC分类号： H01L27108

CPC分类号： H01L27/115 ,  H01L23/552 ,  H01L27/11521 ,  H01L27/11568 ,  H01L2924/0002 ,  H01L2924/00

摘要： According to one exemplary embodiment, a structure comprises a substrate. The structure further comprises at least one memory cell situated on the substrate. The at least one memory cell may be, for example, a flash memory cell, such as a SONOS flash memory cell. The structure further comprises an interlayer dielectric layer situated over the at least one memory cell and over the substrate. According to this exemplary embodiment, the structure further comprises a UV radiation blocking layer which comprises silicon-rich TCS nitride. Further, an oxide cap layer is situated over the UV radiation blocking layer. The structure might further comprise an antireflective coating layer over the oxide cap layer. The interlayer dielectric may comprise BPSG and the oxide cap layer may comprise TEOS oxide.

摘要翻译： 根据一个示例性实施例，一种结构包括基底。 该结构还包括位于基板上的至少一个存储单元。 至少一个存储单元可以是例如闪存单元，例如SONOS闪存单元。 所述结构还包括位于所述至少一个存储器单元上方并位于所述衬底之上的层间电介质层。 根据该示例性实施例，该结构还包括包含富含硅的TCS氮化物的UV辐射阻挡层。 此外，氧化物覆盖层位于UV辐射阻挡层上。 该结构还可以包括氧化物覆盖层上的抗反射涂层。 层间电介质可以包括BPSG，并且氧化物覆盖层可以包含TEOS氧化物。

公开(公告)号：US06949481B1

公开(公告)日：2005-09-27

申请号：US10731494

申请日：2003-12-09

申请人： Arvind Halliyal ,  Fred T K Cheung ,  Rinji Sugino ,  Hidehiko Shiraiwa ,  Tazrien Kamal ,  Jean Y. Yang

发明人： Arvind Halliyal ,  Fred T K Cheung ,  Rinji Sugino ,  Hidehiko Shiraiwa ,  Tazrien Kamal ,  Jean Y. Yang

IPC分类号： H01L21/28 ,  H01L21/31 ,  H01L21/314 ,  H01L21/316 ,  H01L21/336

CPC分类号： G11C16/0475 ,  H01L21/0217 ,  H01L21/02326 ,  H01L21/02337 ,  H01L21/0234 ,  H01L21/28282 ,  H01L21/3105 ,  H01L29/6656 ,  H01L29/66833

摘要： Process for fabricating a semiconductor device including steps of providing a semiconductor substrate having formed thereon a semiconductor device; depositing over the semiconductor device a spacer layer, the spacer layer having a first hydrogen content; and applying a treatment to reduce the first hydrogen content to a second hydrogen content. The invention is particularly useful when applied to flash memory devices such as a charge trapping dielectric flash memory device.

摘要翻译： 一种制造半导体器件的方法，包括以下步骤：提供其上形成有半导体器件的半导体衬底; 在所述半导体器件上沉积间隔层，所述间隔层具有第一氢含量; 以及施加处理以将第一氢含量降低至第二氢含量。 当应用于诸如电荷捕获电介质闪存器件的闪存器件时，本发明特别有用。

公开(公告)号：US08445966B2

公开(公告)日：2013-05-21

申请号：US11614053

申请日：2006-12-20

申请人： David M. Rogers ,  Mimi X. Qian ,  Kwadwo A. Appiah ,  Mark Randolph ,  Michael A. VanBuskirk ,  Tazrien Kamal ,  Hiroyuki Kinoshita ,  Yi He ,  Wei Zheng

发明人： David M. Rogers ,  Mimi X. Qian ,  Kwadwo A. Appiah ,  Mark Randolph ,  Michael A. VanBuskirk ,  Tazrien Kamal ,  Hiroyuki Kinoshita ,  Yi He ,  Wei Zheng

IPC分类号： H01L23/62

CPC分类号： H01L21/768 ,  G11C8/08 ,  G11C8/14 ,  H01L27/0248 ,  H01L29/66477 ,  H01L2924/0002 ,  H01L2924/00

摘要： A semiconductor device (400) for improved charge dissipation protection includes a substrate (426), a layer of semiconductive or conductive material (406), one or more thin film devices (408) and a charge passage device (414). The thin film devices (408) are connected to the semiconductive or conductive layer (406) and the charge passage device (414) is coupled to the thin film devices (408) and to the substrate (426) and provides a connection from the thin film devices (408) to the substrate (426) to dissipate charge from the semiconductive/conductive layer (406) to the substrate (426).

摘要翻译： 用于改善电荷耗散保护的半导体器件（400）包括衬底（426），半导体或导电材料层（406），一个或多个薄膜器件（408）和电荷通道器件（414）。 薄膜器件（408）连接到半导体或导电层（406），并且电荷通道器件（414）耦合到薄膜器件（408）和衬底（426），并提供来自薄的 薄膜器件（408）到衬底（426）以将电荷从半导体/导电层（406）耗散到衬底（426）。

公开(公告)号：US07176113B1

公开(公告)日：2007-02-13

申请号：US10862636

申请日：2004-06-07

申请人： Nga-Ching Alan Wong ,  Weidong Qian ,  Sameer Haddad ,  Mark Randolph ,  Mark Ramsbey ,  Tazrien Kamal

发明人： Nga-Ching Alan Wong ,  Weidong Qian ,  Sameer Haddad ,  Mark Randolph ,  Mark Ramsbey ,  Tazrien Kamal

IPC分类号： H01L21/425

CPC分类号： H01L27/11568 ,  H01L21/28282 ,  H01L27/115 ,  H01L29/7923

摘要： The present invention pertains to implementing a lightly doped channel (LDC) implant in fashioning a memory device to improve Vt roll-off, among other things. The lightly doped channel helps to preserve channel integrity such that a threshold voltage (Vt) can be maintained at a relatively stable level and thereby mitigate Vt roll-off. The LDC also facilitates a reduction in buried bitline width and thus allows the bitlines to be brought closer together. As a result more devices can be formed or “packed” within the same or a smaller area.

摘要翻译： 本发明涉及在形成存储器件中实施轻掺杂通道（LDC）植入物以改善Vt滚降等。 轻掺杂通道有助于保持通道完整性，使得阈值电压（Vt）可以保持在相对稳定的水平，从而减轻Vt滚降。 LDC还有助于减少掩埋位线宽度，从而使位线更靠近在一起。 因此，可以在相同或更小的区域内形成或“包装”更多的装置。

公开(公告)号：US07163860B1

公开(公告)日：2007-01-16

申请号：US10430471

申请日：2003-05-06

申请人： Tazrien Kamal ,  Yun Wu ,  Mark Ramsbey ,  Jean Yee-Mei Yang ,  Arvind Halliyal ,  Rinji Sugino ,  Hidehiko Shiraiwa ,  Fred T K Cheung

发明人： Tazrien Kamal ,  Yun Wu ,  Mark Ramsbey ,  Jean Yee-Mei Yang ,  Arvind Halliyal ,  Rinji Sugino ,  Hidehiko Shiraiwa ,  Fred T K Cheung

IPC分类号： H01L21/8247

CPC分类号： H01L21/28282 ,  H01L29/7923 ,  Y10S438/954

摘要： The present invention, in one embodiment, relates to a process for fabricating a charge trapping dielectric flash memory device including steps of providing a semiconductor substrate having formed thereon a gate stack comprising a charge trapping dielectric charge storage layer and a control gate electrode overlying the charge trapping dielectric charge storage layer; forming an oxide layer over at least the gate stack; and depositing a spacer layer over the gate stack, wherein the depositing step deposits a spacer material having a reduced hydrogen content relative to a hydrogen content of a conventional spacer material.

摘要翻译： 本发明在一个实施例中涉及一种用于制造电荷俘获电介质闪存器件的方法，该器件包括提供半导体衬底，该半导体衬底上形成有包括电荷俘获介电电荷存储层和覆盖电荷的控制栅电极 俘获介电电荷存储层; 至少在所述栅叠层上形成氧化层; 以及在所述栅极堆叠上沉积间隔层，其中所述沉积步骤沉积相对于常规间隔物材料的氢含量具有降低的氢含量的间隔物材料。

公开(公告)号：US06627588B1

公开(公告)日：2003-09-30

申请号：US09522892

申请日：2000-03-10

申请人： Dennis W. Hess ,  Tazrien Kamal

发明人： Dennis W. Hess ,  Tazrien Kamal

IPC分类号： C11D343

CPC分类号： C11D11/0047 ,  C11D7/06 ,  C11D7/261 ,  G03F7/425 ,  H01L21/31133

摘要： A liquid cleaning composition and method for removal of photoresist including an aliphatic alcohol. Preferably, the alcohol is isopropyl alcohol. Additionally, an alcohol/base mixture can be used to remove photoresist, rather than alcohol used alone. Preferably, the alcohol is isopropyl alcohol, while the aqueous base is ammonium hydroxide. The temperature conditions range from about 25 degrees C. to about 70 degrees C. The pressure conditions range from about 14 pounds per square inch to about 100 pounds per square inch.

摘要翻译： 一种液体清洗组合物和用于除去包含脂族醇的光致抗蚀剂的方法。 醇优选为异丙醇。 此外，醇/碱混合物可用于除去光致抗蚀剂，而不是单独使用的醇。 醇优选为异丙醇，碱水溶液为氢氧化铵。 温度条件为约25摄氏度至约70摄氏度。压力条件为约14磅/平方英寸至约100磅/平方英寸。

公开(公告)号：US20080151590A1

公开(公告)日：2008-06-26

申请号：US11614053

申请日：2006-12-20

申请人： David M. Rogers ,  Mimi X. Qian ,  Kwadwo A. Appiah ,  Mark Randolph ,  Michael A. VanBuskirk ,  Tazrien Kamal ,  Hiroyuki Kinoshita ,  Yi He ,  Wei Zheng

发明人： David M. Rogers ,  Mimi X. Qian ,  Kwadwo A. Appiah ,  Mark Randolph ,  Michael A. VanBuskirk ,  Tazrien Kamal ,  Hiroyuki Kinoshita ,  Yi He ,  Wei Zheng

IPC分类号： H01L23/60 ,  G11C5/00

CPC分类号： H01L21/768 ,  G11C8/08 ,  G11C8/14 ,  H01L27/0248 ,  H01L29/66477 ,  H01L2924/0002 ,  H01L2924/00

摘要： A semiconductor device (400) for improved charge dissipation protection includes a substrate (426), a layer of semiconductive or conductive material (406), one or more thin film devices (408) and a charge passage device (414). The thin film devices (408) are connected to the semiconductive or conductive layer (406) and the charge passage device (414) is coupled to the thin film devices (408) and to the substrate (426) and provides a connection from the thin film devices (408) to the substrate (426) to dissipate charge from the semiconductive/conductive layer (406) to the substrate (426).

摘要翻译： 用于改善电荷耗散保护的半导体器件（400）包括衬底（426），半导体或导电材料层（406），一个或多个薄膜器件（408）和电荷通道器件（414）。 薄膜器件（408）连接到半导体或导电层（406），并且电荷通道器件（414）耦合到薄膜器件（408）和衬底（426），并提供来自薄的 薄膜器件（408）到衬底（426）以将电荷从半导体/导电层（406）耗散到衬底（426）。

公开(公告)号：US20050006693A1

公开(公告)日：2005-01-13

申请号：US10617450

申请日：2003-07-11

申请人： Minh Ngo ,  Angela Hui ,  Ning Cheng ,  Jeyong Park ,  Jean Yang ,  Robert Huertas ,  Tazrien Kamal ,  Pei-Yuan Gao ,  Tyagamohan Gottipati

发明人： Minh Ngo ,  Angela Hui ,  Ning Cheng ,  Jeyong Park ,  Jean Yang ,  Robert Huertas ,  Tazrien Kamal ,  Pei-Yuan Gao ,  Tyagamohan Gottipati

IPC分类号： H01L21/316 ,  H01L21/8247 ,  H01L27/115 ,  H01L29/51 ,  H01L29/788

CPC分类号： H01L27/11521 ,  H01L21/02129 ,  H01L21/02164 ,  H01L21/022 ,  H01L21/02271 ,  H01L21/31612 ,  H01L21/31625 ,  H01L27/115 ,  H01L29/511

摘要： Semiconductor devices with improved data retention are formed by depositing an undoped oxide liner on spaced apart transistors followed by in situ deposition of a BPSG layer. Embodiments include depositing an undoped silicon oxide liner derived from TEOS, as at a thickness of 400 Å to 600 Å, on transistors of a non-volatile semiconductor device, as by sub-atmospheric chemical vapor deposition, followed by depositing the BPSG layer in the same deposition chamber.

摘要翻译： 具有改进的数据保留的半导体器件通过将未掺杂的氧化物衬底沉积在间隔开的晶体管上，然后原位沉积BPSG层来形成。 实施例包括在非易失性半导体器件的晶体管上沉积衍生自TEOS的未掺杂的氧化硅衬垫，如非易失性半导体器件的晶体管，如通过亚大气压化学气相沉积，然后将BPSG层沉积在 相同的沉积室。