公开(公告)号：US20110139497A1

公开(公告)日：2011-06-16

申请号：US12637104

申请日：2009-12-14

申请人： Xia Li ,  Wei Zhao ,  Yu Cao ,  Shiqun Gu ,  Seung H. Kang ,  Ming-Chu King

发明人： Xia Li ,  Wei Zhao ,  Yu Cao ,  Shiqun Gu ,  Seung H. Kang ,  Ming-Chu King

IPC分类号： H05K1/09 ,  B05D5/12 ,  H01R13/648 ,  H01R43/00

CPC分类号： H01L23/552 ,  H01L23/14 ,  H01L23/49827 ,  H01L23/645 ,  H01L23/66 ,  H01L2223/6616 ,  H01L2223/6622 ,  H01L2223/6638 ,  H01L2924/0002 ,  H01L2924/3011 ,  H05K1/0222 ,  H05K1/0245 ,  H05K3/4602 ,  H05K3/4644 ,  H05K2201/09809 ,  Y10T29/49117 ,  H01L2924/00

摘要： A system of via structures disposed in a substrate. The system includes a first via structure that comprises an outer conductive layer, an inner insulating layer, and an inner conductive layer disposed in the substrate. The outer conductive layer separates the inner insulating layer and the substrate and the inner insulating layer separates the inner conductive layer and the outer conductive layer. A first signal of a first complementary pair passes through the inner conductive layer and a second signal of the first complementary pair passes through the outer conductive layer. In different embodiments, a method of forming a via structure in an electronic substrate is provided.

摘要翻译： 设置在基板中的通孔结构的系统。 该系统包括第一通孔结构，其包括外导电层，内绝缘层和设置在基板中的内导电层。 外部导电层分离内部绝缘层和基板，内部绝缘层分离内部导电层和外部导电层。 第一互补对的第一信号通过内导电层，第一互补对的第二信号通过外导电层。 在不同的实施例中，提供了一种在电子衬底中形成通孔结构的方法。

公开(公告)号：US20090261437A1

公开(公告)日：2009-10-22

申请号：US12405461

申请日：2009-03-17

申请人： Seung H. Kang ,  Xia Li ,  Shiqun Gu ,  Matthew Nowak

发明人： Seung H. Kang ,  Xia Li ,  Shiqun Gu ,  Matthew Nowak

IPC分类号： H01L43/00 ,  H01L43/12

CPC分类号： H01L43/08 ,  G11C11/161 ,  H01L43/12

摘要： A method for forming a magnetic tunnel junction (MTJ) for magnetic random access memory (MRAM) using two masks includes depositing over an interlevel dielectric layer containing an exposed first interconnect metallization, a first electrode, a fixed magnetization layer, a tunneling barrier layer, a free magnetization layer and a second electrode. An MTJ structure including the tunnel barrier layer, free layer and second electrode is defined above the first interconnect metallization by a first mask. A first passivation layer encapsulates the MTJ structure, leaving the second electrode exposed. A third electrode is deposited in contact with the second electrode. A second mask is used to pattern a larger structure including the third electrode, the first passivation layer, the fixed magnetization layer and the first electrode. A second dielectric passivation layer covers the etched plurality of layers, the first interlevel dielectric layer and the first interconnect metallization.

摘要翻译： 使用两个掩模形成用于磁性随机存取存储器（MRAM）的磁性隧道结（MTJ）的方法包括在包含暴露的第一互连金属化的层间介质层上沉积，第一电极，固定磁化层，隧道势垒层， 自由磁化层和第二电极。 包括隧道势垒层，自由层和第二电极的MTJ结构通过第一掩模限定在第一互连金属化之上。 第一钝化层封装MTJ结构，留下第二电极。 沉积与第二电极接触的第三电极。 使用第二掩模来图案化包括第三电极，第一钝化层，固定磁化层和第一电极的较大结构。 第二电介质钝化层覆盖被蚀刻的多个层，第一层间介质层和第一互连金属化层。

公开(公告)号：US08536669B2

公开(公告)日：2013-09-17

申请号：US12352648

申请日：2009-01-13

申请人： Xiaochun Zhu ,  Xia Li ,  Seung H. Kang

发明人： Xiaochun Zhu ,  Xia Li ,  Seung H. Kang

IPC分类号： H01L29/82 ,  G11B5/33 ,  G11C11/02

CPC分类号： H01L43/10 ,  G11C11/161 ,  H01L43/12

摘要： According to an embodiment of the invention, a magnetic tunnel junction (MTJ) element includes a reference ferromagnetic layer, a storage ferromagnetic layer, and an insulating layer. The storage ferromagnetic layer includes a CoFeB sub-layer coupled to a CoFe sub-layer and/or a NiFe sub-layer through a non-magnetic sub-layer. The insulating layer is disposed between the reference and storage ferromagnetic layers.

摘要翻译： 根据本发明的实施例，磁性隧道结（MTJ）元件包括参考铁磁层，存储铁磁层和绝缘层。 存储铁磁层包括通过非磁性子层耦合到CoFe子层和/或NiFe子层的CoFeB子层。 绝缘层设置在参考和存储铁磁层之间。

公开(公告)号：US08421137B2

公开(公告)日：2013-04-16

申请号：US12769353

申请日：2010-04-28

申请人： Xia Li ,  Seung H. Kang ,  Xiaochun Zhu

发明人： Xia Li ,  Seung H. Kang ,  Xiaochun Zhu

IPC分类号： H01L29/76 ,  H01L29/94 ,  H01L31/062 ,  H01L31/113 ,  H01L31/119

CPC分类号： H01L43/12 ,  G11C11/16 ,  H01L21/022 ,  H01L21/02282 ,  H01L21/312 ,  H01L21/31612 ,  H01L21/6715 ,  H01L27/222

摘要： A device includes a magnetic tunnel junction (MTJ) structure and a cap layer in contact with the MTJ structure. The device also includes a spin-on material layer in contact with a sidewall portion of the cap layer and a conducting layer in contact with at least the spin-on material layer and a portion of the MTJ structure. The cap layer has been etched to expose a portion of an electrode contact layer of the MTJ structure. The conducting layer is in electrical contact with the exposed portion of the electrode contact layer of the MTJ structure.

摘要翻译： 一种装置包括磁隧道结（MTJ）结构和与MTJ结构接触的盖层。 该装置还包括与盖层的侧壁部分接触的旋涂材料层和与至少旋涂材料层和MTJ结构的一部分接触的导电层。 已经蚀刻了盖层以暴露MTJ结构的电极接触层的一部分。 导电层与MTJ结构的电极接触层的暴露部分电接触。

公开(公告)号：US20120218805A1

公开(公告)日：2012-08-30

申请号：US13034763

申请日：2011-02-25

申请人： Jung Pill Kim ,  Hari M. Rao ,  Xiaochun Zhu ,  Xia Li ,  Seung H. Kang

发明人： Jung Pill Kim ,  Hari M. Rao ,  Xiaochun Zhu ,  Xia Li ,  Seung H. Kang

IPC分类号： G11C5/06 ,  H05K13/00 ,  G11C29/08 ,  G11C11/00 ,  G11C7/00

CPC分类号： G11C11/1677 ,  G11C8/08 ,  G11C8/14 ,  G11C11/16 ,  G11C11/161 ,  G11C29/18 ,  G11C29/30 ,  G11C2029/1202 ,  G11C2029/2602 ,  H01L43/12

摘要： Embodiments disclosed include a memory array having a plurality of bit lines and a plurality of source lines disposed in columns. A plurality of word lines is disposed in rows. A plurality of storage elements have a first subset of storage elements electrically decoupled from the memory array and a second subset of storage elements coupled to the memory array. The memory array further includes a plurality of bit cells, each including one storage element from the second subset of storage elements coupled to at least two transistors. The bit cells are coupled to the plurality of bit lines and the plurality source lines. Each transistor is coupled to one word line. The memory array can further include logic to select a high performance mode and a high density mode.

摘要翻译： 所公开的实施例包括具有多个位线和多个排列成列的源极线的存储器阵列。 多行字线被排列成行。 多个存储元件具有与存储器阵列电分离的存储元件的第一子集和耦合到存储器阵列的存储元件的第二子集。 存储器阵列还包括多个位单元，每个位单元包括来自耦合到至少两个晶体管的存储元件的第二子集的一个存储元件。 位单元耦合到多个位线和多个源极线。 每个晶体管耦合到一个字线。 存储器阵列还可以包括选择高性能模式和高密度模式的逻辑。

公开(公告)号：US20100176471A1

公开(公告)日：2010-07-15

申请号：US12352648

申请日：2009-01-13

申请人： Xiaochun Zhu ,  Xia Li ,  Seung H. Kang

发明人： Xiaochun Zhu ,  Xia Li ,  Seung H. Kang

IPC分类号： H01L29/82 ,  H01L21/00

CPC分类号： H01L43/10 ,  G11C11/161 ,  H01L43/12

摘要： According to an embodiment of the invention, a magnetic tunnel junction (MTJ) element includes a reference ferromagnetic layer, a storage ferromagnetic layer, and an insulating layer. The storage ferromagnetic layer includes a CoFeB sub-layer coupled to a CoFe sub-layer and/or a NiFe sub-layer through a non-magnetic sub-layer. The insulating layer is disposed between the reference and storage ferromagnetic layers.

摘要翻译： 根据本发明的实施例，磁性隧道结（MTJ）元件包括参考铁磁层，存储铁磁层和绝缘层。 存储铁磁层包括通过非磁性子层耦合到CoFe子层和/或NiFe子层的CoFeB子层。 绝缘层设置在参考和存储铁磁层之间。

公开(公告)号：US08587982B2

公开(公告)日：2013-11-19

申请号：US13034763

申请日：2011-02-25

申请人： Jung Pill Kim ,  Hari M. Rao ,  Xiaochun Zhu ,  Xia Li ,  Seung H. Kang

发明人： Jung Pill Kim ,  Hari M. Rao ,  Xiaochun Zhu ,  Xia Li ,  Seung H. Kang

IPC分类号： G11C5/06

CPC分类号： G11C11/1677 ,  G11C8/08 ,  G11C8/14 ,  G11C11/16 ,  G11C11/161 ,  G11C29/18 ,  G11C29/30 ,  G11C2029/1202 ,  G11C2029/2602 ,  H01L43/12

摘要： Embodiments include a memory array having a plurality of bit lines and a plurality of source lines disposed in columns. A plurality of word lines is disposed in rows. A plurality of storage elements have a first subset of storage elements electrically decoupled from the memory array and a second subset of storage elements coupled to the memory array. The memory array further includes a plurality of bit cells, each including one storage element from the second subset of storage elements coupled to at least two transistors. The bit cells are coupled to the plurality of bit lines and the plurality source lines. Each transistor is coupled to one word line. The memory array can further include logic to select a high performance mode and a high density mode.

摘要翻译： 实施例包括具有多个位线和多个排列成列的源极线的存储器阵列。 多行字线被排列成行。 多个存储元件具有与存储器阵列电分离的存储元件的第一子集和耦合到存储器阵列的存储元件的第二子集。 存储器阵列还包括多个位单元，每个位单元包括来自耦合到至少两个晶体管的存储元件的第二子集的一个存储元件。 位单元耦合到多个位线和多个源极线。 每个晶体管耦合到一个字线。 存储器阵列还可以包括选择高性能模式和高密度模式的逻辑。

公开(公告)号：US07885105B2

公开(公告)日：2011-02-08

申请号：US12054536

申请日：2008-03-25

申请人： Xia Li ,  Seung H. Kang ,  Xiaochun Zhu

发明人： Xia Li ,  Seung H. Kang ,  Xiaochun Zhu

IPC分类号： G11C11/15

CPC分类号： H01L27/228 ,  G11C11/161 ,  G11C11/1659 ,  G11C11/1675 ,  G11C11/5607 ,  G11C19/0808 ,  H01L43/08 ,  H01L43/12 ,  Y10S977/933 ,  Y10S977/935

摘要： Magnetic tunnel junction cell including multiple vertical domains. In an embodiment, a magnetic tunnel junction (MTJ) structure is disclosed. The MTJ structure includes an MTJ cell. The MTJ cell includes multiple vertical side walls. Each of the multiple vertical side walls defines a unique vertical magnetic domain. Each of the unique vertical magnetic domains is adapted to store a digital value.

摘要翻译： 包括多个垂直域的磁隧道结电池。 在一个实施例中，公开了磁隧道结（MTJ）结构。 MTJ结构包括MTJ单元。 MTJ单元包括多个垂直侧壁。 多个垂直侧壁中的每一个限定了唯一的垂直磁畴。 每个独特的垂直磁畴适用于存储数字值。

公开(公告)号：US20100258887A1

公开(公告)日：2010-10-14

申请号：US12423298

申请日：2009-04-14

申请人： Xiaochun Zhu ,  Matthew Nowak ,  Xia Li ,  Seung H. Kang

发明人： Xiaochun Zhu ,  Matthew Nowak ,  Xia Li ,  Seung H. Kang

IPC分类号： H01L29/82 ,  H01L21/00

CPC分类号： H01L43/02 ,  G11C11/16 ,  G11C11/161 ,  G11C11/1659 ,  H01F10/3254 ,  H01F10/3272 ,  H01L27/228 ,  H01L43/08 ,  H01L43/12

摘要： Magnetic tunnel junctions (MTJs) and methods of forming same are disclosed. A pinned layer is disposed in the MTJ such that a free layer of the MTJ can couple to a drain of an access transistor when provided in a magnetic random access memory (MRAM) bitcell. This structure alters the write current flow direction to align the write current characteristics of the MTJ with write current supply capability of an MRAM bitcell employing the MTJ. As a result, more write current can be provided to switch the MTJ from a parallel (P) to anti-parallel (AP) state. An anti-ferromagnetic material (AFM) layer is provided on the pinned layer to fix pinned layer magnetization. To provide enough area for depositing the AFM layer to secure pinned layer magnetization, a pinned layer having a pinned layer surface area greater than a free layer surface area of the free layer is provided.

摘要翻译： 公开了磁隧道结（MTJ）及其形成方法。 被钉扎层设置在MTJ中，使得当提供在磁性随机存取存储器（MRAM）位单元中时，MTJ的自由层可以耦合到存取晶体管的漏极。 该结构改变写入电流流动方向，以使MTJ的写入电流特性与使用MTJ的MRAM位单元的写入电流供应能力对准。 结果，可以提供更多的写入电流以将MTJ从并行（P）切换到反并行（AP）状态。 在钉扎层上提供反铁磁材料（AFM）层以固定钉扎层的磁化强度。 为了提供足够的用于沉积AFM层以确保钉扎层磁化的区域，提供了具有大于自由层的自由层表面积的钉扎层表面积的钉扎层。

公开(公告)号：US20100074092A1

公开(公告)日：2010-03-25

申请号：US12236956

申请日：2008-09-24

申请人： Xiaochun Zhu ,  Seung H. Kang ,  Xia Li

发明人： Xiaochun Zhu ,  Seung H. Kang ,  Xia Li

IPC分类号： G11B9/00

CPC分类号： H01L27/228 ,  G11C11/161 ,  G11C11/1673 ,  G11C11/1675 ,  H01L43/08

摘要： A system and method of reducing spin pumping induced damping of a free layer of a memory device is disclosed. The memory device includes an anti-ferromagnetic material (AFM) pinning layer in contact with a bit line access electrode. The memory device also includes a pinned layer in contact with the AFM pinning layer, a tunnel barrier layer in contact with the pinned layer, and a free layer in contact with the tunnel barrier layer. The memory device includes a spin torque enhancing layer in contact with the free layer and in contact with an access transistor electrode. The spin torque enhancing layer is configured to substantially reduce spin pumping induced damping of the free layer.

摘要翻译： 公开了一种降低自旋泵送诱发的存储器件自由层阻尼的系统和方法。 存储器件包括与位线接入电极接触的反铁磁材料（AFM）钉扎层。 存储器件还包括与AFM钉扎层接触的钉扎层，与钉扎层接触的隧道势垒层和与隧道势垒层接触的自由层。 存储器件包括与自由层接触并与存取晶体管电极接触的自旋转矩增强层。 自旋扭矩增强层被配置为基本上减少自由层的自旋泵送引起的阻尼。