公开(公告)号：US20070051700A1

公开(公告)日：2007-03-08

申请号：US11444416

申请日：2006-06-01

申请人： Hyo-san Lee ,  Sang-yong Kim ,  Chang-ki Hong ,  Woo-gwan Shim ,  Jeong-nam Han

发明人： Hyo-san Lee ,  Sang-yong Kim ,  Chang-ki Hong ,  Woo-gwan Shim ,  Jeong-nam Han

IPC分类号： C23F1/00 ,  B44C1/22 ,  C09K13/00

CPC分类号： H01L21/02071 ,  C11D3/042 ,  C11D3/046 ,  C11D3/2075 ,  C11D11/0047 ,  H01L21/0206 ,  H01L29/40117

摘要： Provided are a substrate cleaning composition including a fluoride compound, an inorganic acid, and deionized water, and a method of forming a gate using the same. The fluoride compound is one of HF, NH4F, and a combination thereof, and the inorganic acid is one of HNO3, HCI, HCIO4, H2SO4, or H5IO6. The substrate cleaning composition removes polymer by-products generated by etching a metal layer for forming a gate, but not other layers.

摘要翻译： 提供了包含氟化物，无机酸和去离子水的基板清洗组合物，以及使用其形成栅极的方法。 氟化合物是HF，NH 4 F及其组合中的一种，无机酸是HNO 3，HCl，HCIO 4， H 2 SO 2，或H 5 O 6 6，或H 5 O 6。 基板清洁组合物除去通过蚀刻用于形成栅极的金属层而不是其它层而产生的聚合物副产物。

公开(公告)号：US07176041B2

公开(公告)日：2007-02-13

申请号：US10976161

申请日：2004-10-29

申请人： Hyo-san Lee ,  Hyung-ho Ko ,  Chang-ki Hong ,  Sang-jun Choi

发明人： Hyo-san Lee ,  Hyung-ho Ko ,  Chang-ki Hong ,  Sang-jun Choi

IPC分类号： H01L21/00 ,  H01L21/302 ,  H01L21/461

CPC分类号： H01L29/78696 ,  C09K13/08 ,  H01L21/30604 ,  H01L21/32134 ,  H01L21/32136 ,  H01L21/32137 ,  H01L21/823807 ,  H01L21/823828 ,  H01L27/10826 ,  H01L27/10852 ,  H01L28/91 ,  H01L29/42392 ,  H01L29/66772 ,  H01L29/66795 ,  H01L29/66818 ,  H01L29/785

摘要： A wet-etch composition may include: peracetic acid (PAA); and a fluorinated acid; a relative amount of the PAA in the composition being sufficient to ensure an etch rate of (P-doped-SiGe):(P-doped-Si) that is substantially the same as an etch rate of (N-doped-SiGe):(N-doped-Si). Such a wet-etch composition is hereafter referred to as a PAA-based etchant and can be used to make, e.g., a CMOS MBCFET, an electrode of a capacitor, etc.

摘要翻译： 湿蚀刻组合物可以包括：过乙酸（PAA）; 和氟化酸; 组合物中PAA的相对量足以确保与（N掺杂SiGe）的蚀刻速率基本相同的（P掺杂SiGe）:( P掺杂Si）的蚀刻速率： （N掺杂Si）。 这种湿蚀刻组合物在下文中称为基于PAA的蚀刻剂，并且可以用于制造例如CMOS MBCFET，电容器的电极等

公开(公告)号：US20060228890A1

公开(公告)日：2006-10-12

申请号：US11402028

申请日：2006-04-12

申请人： Hyo-san Lee ,  Sang-yong Kim ,  Chang-ki Hong ,  Sang-jun Choi ,  Woo-gwan Shim ,  Im-soo Park ,  Kui-jong Baik ,  Woong Han ,  Jung-hun Lim ,  Sang-won Lee ,  Sung-bae Kim ,  Hyun-tak Kim

发明人： Hyo-san Lee ,  Sang-yong Kim ,  Chang-ki Hong ,  Sang-jun Choi ,  Woo-gwan Shim ,  Im-soo Park ,  Kui-jong Baik ,  Woong Han ,  Jung-hun Lim ,  Sang-won Lee ,  Sung-bae Kim ,  Hyun-tak Kim

IPC分类号： C03C15/00 ,  H01L21/302 ,  B08B6/00 ,  C09K13/00

CPC分类号： H01L21/0206 ,  C09K13/08 ,  C23G1/10 ,  H01L21/02071

摘要： A cleaning solution includes acetic acid, an inorganic acid, a fluoride compound, and deionized water, and may further include a corrosion inhibitor, a chelating agent, or a combination thereof. The cleaning solution may be used in the formation of a metal pattern in which a metal film including ruthenium is formed on a surface of a substrate, and a portion of the metal film is dry-etched to form a metal film pattern. After dry-etching, the metal film pattern is cleaned with the cleaning solution to remove an etching by-product layer around the metal film pattern. The cleaning solution may also be used to remove an etching by-product layer around an oxide film pattern prior to dry-etching of the metal film.

摘要翻译： 清洁溶液包括乙酸，无机酸，氟化物和去离子水，并且还可以包括腐蚀抑制剂，螯合剂或其组合。 清洗液可用于形成在基材表面上形成包含钌的金属膜的金属图案，并且将金属膜的一部分干蚀刻以形成金属膜图案。 在干蚀刻之后，用清洁溶液清洗金属膜图案以除去金属膜图案周围的蚀刻副产物层。 在干蚀刻金属膜之前，还可以使用清洁溶液去除氧化膜图案周围的蚀刻副产物层。

公开(公告)号：US06383882B1

公开(公告)日：2002-05-07

申请号：US09860591

申请日：2001-05-21

申请人： Sun-wung Lee ,  Jae-phil Boo ,  Kyung-hyun Kim ,  Chang-ki Hong

发明人： Sun-wung Lee ,  Jae-phil Boo ,  Kyung-hyun Kim ,  Chang-ki Hong

IPC分类号： H01L21336

CPC分类号： H01L21/823468 ,  H01L21/28052 ,  H01L21/28114 ,  H01L21/823425 ,  H01L21/823443

摘要： A method for fabricating a MOS transistor using a selective silicide process wherein a gate insulating layer and a gate polysilicon layer are sequentially formed on a silicon substrate, and a gate spacer is formed on a side wall of the gate insulating layer and the gate polysilicon layer. Impurity ions are implanted and diffused using the gate spacer and the gate polysilicon layer as a mask layer to form a source/drain region in the substrate. An etching blocking layer is formed to cover the source/drain region, the gate spacer, and the gate polysilicon layer, and then, a dielectric layer to cover the etching blocking layer is formed. The dielectric layer is planarized, and the etching blocking layer on the gate polysilicon layer is exposed. The exposed etching blocking layer and a part of the gate spacer are etched, and a top surface and a top side of the gate polysilicon layer are exposed. A silicide layer is formed over the exposed part of the gate polysilicon layer.

摘要翻译： 一种使用选择性硅化物工艺制造MOS晶体管的方法，其中在硅衬底上依次形成栅极绝缘层和栅极多晶硅层，并且栅极间隔物形成在栅极绝缘层和栅极多晶硅层的侧壁上 。 使用栅极间隔物和栅极多晶硅层作为掩模层注入和扩散杂质离子，以在衬底中形成源极/漏极区域。 形成蚀刻阻挡层以覆盖源极/漏极区域，栅极间隔物和栅极多晶硅层，然后形成覆盖蚀刻阻挡层的电介质层。 介电层被平坦化，并且露出栅极多晶硅层上的蚀刻阻挡层。 蚀刻暴露的蚀刻阻挡层和栅极间隔物的一部分，并且露出栅极多晶硅层的顶表面和顶侧。 在栅极多晶硅层的暴露部分上形成硅化物层。

公开(公告)号：US06248667B1

公开(公告)日：2001-06-19

申请号：US09527458

申请日：2000-03-17

申请人： Jung-yup Kim ,  Chang-ki Hong

发明人： Jung-yup Kim ,  Chang-ki Hong

IPC分类号： H01L21302

CPC分类号： H01L21/31053 ,  H01L21/318 ,  H01L21/3185 ,  Y10S438/959

摘要： A chemical mechanical polishing (CMP) method using a double polishing stopper by which it is possible to prevent a dishing phenomenon and a variation in the thickness of a polishing stopper, including the steps of stacking polishing stoppers to form the double polishing stopper on a semiconductor substrate, forming a trench, stacking an isolation layer, performing a first CMP process using a second polishing stopper, removing the second polishing stopper, and performing a second CMP process using a first polishing stopper. It is possible to remove the second polishing stopper by additionally interposing an etching stopper between the polishing stoppers which form the double polishing stopper.

摘要翻译： 一种使用双重抛光止动器的化学机械抛光（CMP）方法，其可以防止抛光停止的凹陷现象和厚度的变化，包括堆叠抛光阻挡件以在半导体上形成双重抛光阻挡件的步骤 衬底，形成沟槽，堆叠隔离层，使用第二抛光止挡件执行第一CMP处理，去除第二抛光阻挡件，以及使用第一抛光停止件进行第二CMP处理。 通过在形成双重抛光止动件的抛光止动器之间附加插入蚀刻止动件可以移除第二抛光止动件。

公开(公告)号：US5604156A

公开(公告)日：1997-02-18

申请号：US560913

申请日：1995-11-20

申请人： U-in Chung ,  Jae-duk Kim ,  Chang-ki Hong

发明人： U-in Chung ,  Jae-duk Kim ,  Chang-ki Hong

IPC分类号： H01L21/28 ,  H01L21/304 ,  H01L21/306 ,  H01L21/3205 ,  H01L21/768 ,  H01L23/532 ,  H01L21/44

CPC分类号： H01L21/76831 ,  H01L21/76807 ,  H01L21/76843 ,  H01L21/76877 ,  H01L23/53238 ,  H01L23/53257 ,  H01L23/5329 ,  H01L2924/0002

摘要： A wire forming method for a semiconductor device includes the steps of depositing an insulation material on a semiconductor substrate and patterning the insulation material to form a first insulation layer, forming a lower capping layer on the first insulation layer, etching the lower capping layer and the first insulation layer to form a first contact hole that exposes a first part of the semiconductor substrate, forming a wire layer over the capping layer and the first part of the semiconductor substrate, performing a chemical and mechanical polishing (CMP) process with respect to the wire layer and the lower capping layer to expose the first insulation layer, forming a second insulation layer over the wire layer and the first insulation layer, and etching the first and second insulation layers to form a second contact hole that exposes a second part of the semiconductor substrate. The wire forming method can prevent the lifting of the wire layer, the splitting of the lower insulation layer, and the formation of a protrusion n the second contact hole.

摘要翻译： 一种用于半导体器件的线形成方法包括以下步骤：在半导体衬底上沉积绝缘材料并图案化绝缘材料以形成第一绝缘层，在第一绝缘层上形成下覆盖层，蚀刻下封盖层和 第一绝缘层以形成暴露半导体衬底的第一部分的第一接触孔，在覆盖层和半导体衬底的第一部分上方形成引线层，对相对于第二绝缘层进行化学和机械抛光（CMP）处理 线层和下覆盖层以暴露第一绝缘层，在导线层和第一绝缘层上形成第二绝缘层，并蚀刻第一和第二绝缘层以形成第二接触孔，其暴露第二绝缘层的第二部分 半导体衬底。 线形成方法可以防止线层的提升，下绝缘层的分离，以及在第二接触孔处形成突起。

公开(公告)号：US20110083807A1

公开(公告)日：2011-04-14

申请号：US12973963

申请日：2010-12-21

申请人： Hyo-san Lee ,  Chang-ki Hong ,  Kun-tack Lee ,  Jeong-nam Han

发明人： Hyo-san Lee ,  Chang-ki Hong ,  Kun-tack Lee ,  Jeong-nam Han

IPC分类号： C23F1/08

CPC分类号： H01L21/67017 ,  H01J37/32449 ,  H01J37/32467 ,  H01J37/32715 ,  H01J37/32743 ,  H01J37/32816 ,  H01J2237/334 ,  H01J2237/335 ,  H01L21/67028 ,  H01L21/67069 ,  H01L21/67276 ,  Y10T137/2931 ,  Y10T137/4673

摘要： Provided are an apparatus and method for treating wafers using a supercritical fluid. The wafer treatment apparatus includes a plurality of chambers; a first supply supplying a first fluid in a supercritical state; a second supply supplying a mixture of the first fluid and a second fluid; a plurality of first and second valves; and a controller selecting a first chamber of the plurality of chambers for wafer treatment to control the open/closed state of each of the plurality of first valves so that the first fluid can be supplied only to the first chamber of the plurality of chambers and selecting a second chamber of the plurality of chambers to control the open/closed state of each of the plurality of second valves so that the mixture of the first fluid and a second fluid can be supplied only to the second chamber of the plurality of chambers. The wafer treatment method involves performing a predetermined treatment such as etching, cleaning or drying on wafers within only one of the plurality of chambers, followed by wafer treatment on the succeeding chamber, and thus allowing for sequential wafer treatment within each of the plurality of chambers.

摘要翻译： 提供了一种使用超临界流体处理晶片的设备和方法。 晶片处理装置包括多个室; 供应超临界状态的第一流体的第一供应源; 供应第一流体和第二流体的混合物的第二供应源; 多个第一和第二阀; 以及控制器，选择用于晶片处理的多个室的第一室，以控制多个第一阀中的每一个的打开/关闭状态，使得第一流体仅能够供应到多个室的第一室，并且选择 多个室中的第二室，用于控制多个第二阀中的每一个的打开/关闭状态，使得第一流体和第二流体的混合物只能供应到多个室的第二室。 晶片处理方法包括对多个室内的仅一个中的晶片进行蚀刻，清洗或干燥等预定处理，然后在后续室进行晶片处理，从而允许在多个室内进行顺序晶片处理 。

公开(公告)号：US07745338B2

公开(公告)日：2010-06-29

申请号：US11738155

申请日：2007-04-20

申请人： Ji-hoon Cha ,  Chang-ki Hong ,  Kun-tack Lee ,  Woo-gwan Shim ,  Chang-sup Mun ,  Ho-wook Choi

发明人： Ji-hoon Cha ,  Chang-ki Hong ,  Kun-tack Lee ,  Woo-gwan Shim ,  Chang-sup Mun ,  Ho-wook Choi

IPC分类号： H01L21/311 ,  H01L21/76 ,  H01L21/4763

CPC分类号： H01L21/3086 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/3088 ,  H01L21/32139

摘要： A method of forming fine pitch hardmask patterns includes forming a hardmask layer on a substrate and forming a plurality of first mask patterns on the hardmask layer. A buffer layer is formed on the plurality of first mask patterns, and has an upper surface defining recesses between adjacent first mask patterns. Second mask patterns are formed within the recesses formed in the upper surface of the buffer layer. The buffer layer is partially removed to expose upper surfaces of the plurality of first mask patterns, and the buffer layer is then partially removed using the first mask patterns and the second mask patterns as an etch mask to expose the hardmask layer between the first mask pattern and the second mask pattern. Using the first mask patterns and the second mask patterns as an etch mask, the hardmask layer is etched to form hardmask patterns.

摘要翻译： 形成细间距硬掩模图案的方法包括在基底上形成硬掩模层并在硬掩模层上形成多个第一掩模图案。 缓冲层形成在多个第一掩模图案上，并且具有在相邻的第一掩模图案之间限定凹部的上表面。 在形成在缓冲层的上表面中的凹部内形成第二掩模图案。 部分地去除缓冲层以暴露多个第一掩模图案的上表面，然后使用第一掩模图案和第二掩模图案作为蚀刻掩模来部分地去除缓冲层，以在第一掩模图案之间暴露硬掩模层 和第二掩模图案。 使用第一掩模图案和第二掩模图案作为蚀刻掩模，硬掩模层被蚀刻以形成硬掩模图案。

公开(公告)号：US07709277B2

公开(公告)日：2010-05-04

申请号：US11600224

申请日：2006-11-16

申请人： Hyo-san Lee ,  Hung-ho Ko ,  Chang-ki Hong ,  Sang-jun Choi

发明人： Hyo-san Lee ,  Hung-ho Ko ,  Chang-ki Hong ,  Sang-jun Choi

IPC分类号： H01L21/00 ,  H01L21/302 ,  H01L21/461

CPC分类号： H01L29/78696 ,  C09K13/08 ,  H01L21/30604 ,  H01L21/32134 ,  H01L21/32136 ,  H01L21/32137 ,  H01L21/823807 ,  H01L21/823828 ,  H01L27/10826 ,  H01L27/10852 ,  H01L28/91 ,  H01L29/42392 ,  H01L29/66772 ,  H01L29/66795 ,  H01L29/66818 ,  H01L29/785

摘要： A wet-etch composition may include: peracetic acid (PAA); and a fluorinated acid; a relative amount of the PAA in the composition being sufficient to ensure an etch rate of (P-doped-SiGe):(P-doped-Si) that is substantially the same as an etch rate of (N-doped-SiGe):(N-doped-Si). Such a wet-etch composition is hereafter referred to as a PAA-based etchant and can be used to make, e.g., a CMOS MBCFET, an electrode of a capacitor, etc.

摘要翻译： 湿蚀刻组合物可以包括：过乙酸（PAA）; 和氟化酸; 组合物中PAA的相对量足以确保与（N掺杂SiGe）的蚀刻速率基本相同的（P掺杂SiGe）:( P掺杂Si）的蚀刻速率： （N掺杂Si）。 这种湿蚀刻组合物在下文中称为基于PAA的蚀刻剂，并且可以用于制造例如CMOS MBCFET，电容器的电极等

公开(公告)号：US07384825B2

公开(公告)日：2008-06-10

申请号：US11100759

申请日：2005-04-07

申请人： Joon-sang Park ,  Chang-ki Hong ,  Sang-yong Kim

发明人： Joon-sang Park ,  Chang-ki Hong ,  Sang-yong Kim

IPC分类号： H01I21/332

CPC分类号： H01L45/06 ,  H01L27/2436 ,  H01L45/1233 ,  H01L45/126 ,  H01L45/143 ,  H01L45/144 ,  H01L45/148 ,  H01L45/1683

摘要： Methods of fabricating phase change memory elements include forming an insulating layer on a semiconductor substrate, forming a through hole penetrating the insulating layer, forming a lower electrode in the through hole and forming a recess having a sidewall comprising a portion of the insulating layer by selectively etching a surface of the lower electrode relative to the insulating layer. A phase change memory layer is formed on the lower electrode. The phase change memory layer has a portion confined by the recess and surrounded by the insulating layer. An upper electrode is formed on the phase change memory layer. Phase change memory elements are also provided.

摘要翻译： 制造相变存储元件的方法包括在半导体衬底上形成绝缘层，形成穿透绝缘层的通孔，在通孔中形成下电极，并通过选择性地形成具有侧壁的凹部，该侧壁包括绝缘层的一部分 相对于绝缘层蚀刻下电极的表面。 在下电极上形成相变存储层。 相变存储层具有被凹部限制并被绝缘层包围的部分。 上电极形成在相变存储层上。 还提供相变存储元件。