公开(公告)号：US07005939B2

公开(公告)日：2006-02-28

申请号：US10431147

申请日：2003-05-06

申请人： Jared L. Zerbe ,  Vladimir M. Stojanovic ,  Mark A. Horowitz ,  Pak S. Chau

发明人： Jared L. Zerbe ,  Vladimir M. Stojanovic ,  Mark A. Horowitz ,  Pak S. Chau

IPC分类号： H01P5/12

CPC分类号： H04L25/0278 ,  H01L27/0251 ,  H01L2224/48091 ,  H01L2924/13091 ,  H01L2924/30107 ,  H01L2924/3011 ,  H04L25/0272 ,  H04L25/028 ,  H04L25/0292 ,  H04L25/0298 ,  H01L2924/00014 ,  H01L2924/00

摘要： An I/O circuit disposed on an integrated circuit substrate and having reduced parasitic capacitance. The I/O circuit includes a signal line segmented into a first signal line segment and a second signal line segment, and an inductive structure disposed between the first and second signal line segments. An on-chip termination element is coupled to the first signal line segment, and an electrostatic discharge (ESD) element is coupled to the second signal line segment.

摘要翻译： 布置在集成电路基板上并具有降低的寄生电容的I / O电路。 I / O电路包括被分割成第一信号线段和第二信号线段的信号线，以及设置在第一和第二信号线段之间的感应结构。 片上终端元件耦合到第一信号线段，并且静电放电（ESD）元件耦合到第二信号线段。

公开(公告)号：US06950956B2

公开(公告)日：2005-09-27

申请号：US10700655

申请日：2003-11-03

申请人： Jared LeVan Zerbe ,  Kevin S. Donnelly ,  Stefanos Sidiropoulos ,  Donald C. Stark ,  Mark A. Horowitz ,  Leung Yu ,  Roxanne Vu ,  Jun Kim ,  Bruno W. Garlepp ,  Tsyr-Chyang Ho ,  Benedict Chung-Kwong Lau

发明人： Jared LeVan Zerbe ,  Kevin S. Donnelly ,  Stefanos Sidiropoulos ,  Donald C. Stark ,  Mark A. Horowitz ,  Leung Yu ,  Roxanne Vu ,  Jun Kim ,  Bruno W. Garlepp ,  Tsyr-Chyang Ho ,  Benedict Chung-Kwong Lau

IPC分类号： G06F1/10 ,  G06F13/42 ,  G06F1/12

CPC分类号： G06F13/364 ,  G06F1/10 ,  G06F3/061 ,  G06F3/0659 ,  G06F3/0679 ,  G06F12/0246 ,  G06F13/1689 ,  G06F13/1694 ,  G06F13/404 ,  G06F13/4243 ,  G06F13/4282 ,  G06F2212/7201 ,  G06F2212/7207 ,  G11C7/1045 ,  H04L7/0008 ,  H04L7/033

摘要： An integrated circuit device includes a receiver, a register and a clock circuit. The receiver samples data from an external signal line in response to an internal clock signal. The register stores a value that represents a timing offset to adjust the time at which the data is sampled. The clock circuit generates the internal clock signal such that the internal clock signal maintains a controlled timing relationship with respect to an external clock signal. The clock circuit includes an interpolator that phase mixes a set of reference clock signals such that the internal clock signal is phase offset in accordance with the value.

摘要翻译： 集成电路装置包括接收器，寄存器和时钟电路。 接收机响应于内部时钟信号从外部信号线采样数据。 寄存器存储一个表示定时偏移量的值，以调整数据采样的时间。 时钟电路产生内部时钟信号，使得内部时钟信号相对于外部时钟信号保持受控的定时关系。 时钟电路包括内插器，其相位混合一组参考时钟信号，使得内部时钟信号根据该值相位偏移。

公开(公告)号：US5475344A

公开(公告)日：1995-12-12

申请号：US200776

申请日：1994-02-22

申请人： John G. Maneatis ,  Mark A. Horowitz

发明人： John G. Maneatis ,  Mark A. Horowitz

IPC分类号： H03B27/00 ,  H03K3/0231 ,  H03K3/03 ,  H03K3/354 ,  H03L7/099

CPC分类号： H03L7/0805 ,  H03K3/0231 ,  H03K3/03 ,  H03K3/0322 ,  H03K3/354 ,  H03L7/0996 ,  H03B27/00

摘要： An array oscillator circuit is disclosed herein. The array oscillator circuit includes a plurality of ring oscillators, each ring oscillator having a plurality of buffer stages for generating output signals on a like plurality of oscillator output ports. Interconnections are provided between each of the plurality of ring oscillators and at least one other of the plurality of ring oscillators such that the plurality of ring oscillators oscillate at identical frequencies and such that the output signals on the each ring oscillator's plurality of oscillator output ports have a phase offset from the signals generated on corresponding ones of the other ring oscillator's oscillator output ports. A multiplexer provides an electrical connection to a selected one of the plurality of oscillator output ports of the plurality of ring oscillators.

摘要翻译： 本文公开了阵列振荡器电路。 阵列振荡器电路包括多个环形振荡器，每个环形振荡器具有多个缓冲级，用于在相同的多个振荡器输出端口上产生输出信号。 在多个环形振荡器中的每一个和多个环形振荡器中的至少一个环形振荡器之间提供互连，使得多个环形振荡器以相同的频率振荡，并且使得每个环形振荡器的多个振荡器输出端口上的输出信号具有 与相应的其他环形振荡器的振荡器输出端口上产生的信号相位偏移。 多路复用器提供与多个环形振荡器的多个振荡器输出端口中的所选择的一个的电连接。

公开(公告)号：US5432823A

公开(公告)日：1995-07-11

申请号：US178601

申请日：1994-01-07

申请人： James A. Gasbarro ,  Mark A. Horowitz ,  Richard M. Barth ,  Winston K. M. Lee ,  Wingyu Leung ,  Paul M. Farmwald

发明人： James A. Gasbarro ,  Mark A. Horowitz ,  Richard M. Barth ,  Winston K. M. Lee ,  Wingyu Leung ,  Paul M. Farmwald

IPC分类号： G06F1/10 ,  G06F1/12 ,  G06F12/00 ,  G06F13/42 ,  G11C11/401 ,  G11C11/407 ,  H04L7/00

CPC分类号： G06F1/10 ,  G06F13/4217 ,  H04L7/0008

摘要： A bus system is described that minimizes clock-data skew. The bus system includes a data bus, a clockline and synchronization circuitry. The clockline has two clockline segments. Each clockline segment extends the entire length of the data bus and is joined to the other clockline segment by a turnaround at one end of the data bus. The clockline ensures that clock and data signals travel in the same direction. Synchronization circuitry within transmitting devices synchronizes data signals to be coupled onto the data bus with the clock signal used by other devices to receive the data.

摘要翻译： 描述了最小化时钟数据偏移的总线系统。 总线系统包括数据总线，时钟线和同步电路。 时钟线有两个时钟线段。 每个时钟线段延伸数据总线的整个长度，并通过数据总线一端的转向连接到另一个时钟线段。 时钟线确保时钟和数据信号沿同一方向行进。 发送设备内的同步电路将数据信号与其他设备使用的时钟信号同步到数据总线上，以接收数据。

公开(公告)号：US5357195A

公开(公告)日：1994-10-18

申请号：US109655

申请日：1993-08-20

申请人： James A. Gasbarro ,  Mark A. Horowitz

发明人： James A. Gasbarro ,  Mark A. Horowitz

IPC分类号： G01R31/30 ,  G01R31/319 ,  G01R31/3193 ,  G11C29/02 ,  G11C29/50 ,  G01R31/00

CPC分类号： G11C29/022 ,  G01R31/31937 ,  G11C29/02 ,  G11C29/028 ,  G11C29/50 ,  G11C29/50012 ,  G01R31/30 ,  G01R31/3191 ,  G11C11/401

摘要： A method and apparatus for testing input and output parameters for high speed integrated circuit devices. An integrated circuit tester generates a receive clock and a transmit clock using a pair of pre-selected output pins. The integrated circuit tester adjusts the phase relation between the transmit clock and the receive clock. Special circuitry within the device under test compares input and output data to detect errors.

摘要翻译： 一种用于测试高速集成电路器件的输入和输出参数的方法和装置。 集成电路测试仪使用一对预选输出引脚产生接收时钟和发送时钟。 集成电路测试仪调整发送时钟和接收时钟之间的相位关系。 被测器件内的特殊电路将输入和输出数据进行比较，以检测错误。

公开(公告)号：US5337285A

公开(公告)日：1994-08-09

申请号：US65804

申请日：1993-05-21

申请人： Frederick A. Ware ,  James A. Gasbarro ,  John B. Dillon ,  Matthew M. Griffin ,  Richard M. Barth ,  Mark A. Horowitz

发明人： Frederick A. Ware ,  James A. Gasbarro ,  John B. Dillon ,  Matthew M. Griffin ,  Richard M. Barth ,  Mark A. Horowitz

IPC分类号： G06F1/32 ,  G11C5/14 ,  H03K19/00 ,  H03K19/0175 ,  G11C7/00

CPC分类号： G11C5/14

摘要： A power control circuit to minimize power consumption of CMOS circuits by disabling/enabling the clock input to the CMOS circuit. A phase locked loop (PLL) or delay locked loop (DLL) drives a capacitive load of the component and a dummy load comparable to the component load. A standby latch is provided to control the clock input to the component. In a standby state, the clock signal is not provided to the component but the PLL/DLL continues to operate, driving the dummy load. Thus, when it is desirable to power on the circuit, the standby latch is reset and the clock signal is provided to the component, thereby turning on the component with little latency.

摘要翻译： 电源控制电路，通过禁止/使能CMOS电路的时钟输入来最小化CMOS电路的功耗。 锁相环（PLL）或延迟锁定环（DLL）驱动组件的容性负载和与组件负载相当的虚拟负载。 提供备用锁存器来控制对组件的时钟输入。 在待机状态下，时钟信号不提供给组件，但PLL / DLL继续运行，驱动虚拟负载。 因此，当期望对电路通电时，备用锁存器被复位，并且时钟信号被提供给部件，从而以很小的延迟打开部件。

公开(公告)号：US08553752B2

公开(公告)日：2013-10-08

申请号：US12596133

申请日：2008-01-30

申请人： Wendemagegnehu Beyene ,  Kevin S. Donnelly ,  Mark A. Horowitz

发明人： Wendemagegnehu Beyene ,  Kevin S. Donnelly ,  Mark A. Horowitz

IPC分类号： H04B17/00

CPC分类号： G01R31/31708 ,  G01R31/3171 ,  G01R31/318342

摘要： Embodiments of a system for determining and optimizing the performance a signaling system are described. During operation, the system captures or measures a single-bit response (SBR) for the signaling system. Next, the system constructs an idealized inter-symbol-interference-free (ISI-free) SBR for the signaling system which is substantially free of inter-symbol-interference (ISI). The system then calculates an ISI-residual from the captured SBR and the idealized ISI-free SBR. Next, the system constructs a calibration bit pattern for the signaling system that is based substantially on the ISI-residual. Finally, the system uses the calibration bit pattern to calibrate, optimize and determine an aspect of the performance of the signaling system.

摘要翻译： 描述了用于确定和优化信号系统的性能的系统的实施例。 在操作期间，系统捕获或测量信令系统的单位响应（SBR）。 接下来，该系统为基本上没有符号间干扰（ISI）的信令系统构建理想化的符号间无干扰（ISI-free）SBR。 然后系统从捕获的SBR和理想的无ISI的SBR计算ISI残差。 接下来，系统构建用于基本上基于ISI残差的信令系统的校准位模式。 最后，系统使用校准位模式来校准，优化和确定信号系统性能的一个方面。

公开(公告)号：US08358354B2

公开(公告)日：2013-01-22

申请号：US13466338

申请日：2012-05-08

申请人： Yi-Ren Ng ,  Patrick M. Hanrahan ,  Mark A. Horowitz ,  Marc S Levoy

发明人： Yi-Ren Ng ,  Patrick M. Hanrahan ,  Mark A. Horowitz ,  Marc S Levoy

IPC分类号： H04N5/228 ,  G03B13/00 ,  H04N5/232

CPC分类号： H04N9/646 ,  H04N5/3572

摘要： Digital images are computed using an approach for correcting lens aberration. According to an example embodiment of the present invention, a digital imaging arrangement implements microlenses to direct light to photosensors that detect the light and generate data corresponding to the detected light. The generated data is used to compute an output image, where each output image pixel value corresponds to a selective weighting and summation of a subset of the detected photosensor values. The weighting is a function of characteristics of the imaging arrangement. In some applications, the weighting reduces the contribution of data from photosensors that contribute higher amounts of optical aberration to the corresponding output image pixel.

摘要翻译： 使用用于校正透镜像差的方法来计算数字图像。 根据本发明的示例性实施例，数字成像装置实现微透镜以将光引导到检测光的光电传感器并产生对应于检测到的光的数据。 生成的数据用于计算输出图像，其中每个输出图像像素值对应于检测到的光电传感器值的子集的选择性加权和求和。 加权是成像装置的特征的函数。 在一些应用中，加权减少了对相应的输出图像像素贡献更大量的光学像差的光电传感器的数据的贡献。

公开(公告)号：US20120288027A1

公开(公告)日：2012-11-15

申请号：US13476247

申请日：2012-05-21

申请人： Vladimir M. Stojanovic ,  Andrew C. C. Ho ,  Anthony Bessios ,  Fred F. Chen ,  Elad Alon ,  Mark A. Horowitz

发明人： Vladimir M. Stojanovic ,  Andrew C. C. Ho ,  Anthony Bessios ,  Fred F. Chen ,  Elad Alon ,  Mark A. Horowitz

IPC分类号： H04B1/04

CPC分类号： H04L25/49 ,  H04B1/04 ,  H04B1/0475 ,  H04B2001/0416 ,  H04L25/025 ,  H04L25/028 ,  H04L25/0282 ,  H04L25/03019 ,  H04L25/03343 ,  H04L25/03885 ,  H04L25/061 ,  H04L25/4917 ,  H04L2025/03363 ,  H04L2025/03802

摘要： A high-speed signaling system with adaptive transmit pre-emphasis. A transmit circuit has a plurality of output drivers to output a first signal onto a signal path. A receive circuit is coupled to receive the first signal via the signal path and configured to generate an indication of whether the first signal exceeds a threshold level. A first threshold control circuit is coupled to receive the indication from the receive circuit and configured to adjust the threshold level according to whether the first signal exceeds the threshold level. A drive strength control circuit is coupled to receive the indication from the receive circuit and configured to adjust a drive strength of at least one output driver of the plurality of output drivers according to whether the first signal exceeds the threshold level.

摘要翻译： 具有自适应发送预加重的高速信号系统。 发射电路具有多个输出驱动器，以将第一信号输出到信号路径上。 接收电路被耦合以经由信号路径接收第一信号并被配置为生成第一信号是否超过阈值电平的指示。 第一阈值控制电路被耦合以从接收电路接收指示，并且被配置为根据第一信号是否超过阈值电平来调整阈值电平。 驱动强度控制电路被耦合以从接收电路接收指示，并且被配置为根据第一信号是否超过阈值电平来调整多个输出驱动器中的至少一个输出驱动器的驱动强度。

公开(公告)号：US08248515B2

公开(公告)日：2012-08-21

申请号：US12278714

申请日：2007-02-06

申请人： Yi-Ren Ng ,  Patrick M. Hanrahan ,  Mark A. Horowitz ,  Marc S. Levoy

发明人： Yi-Ren Ng ,  Patrick M. Hanrahan ,  Mark A. Horowitz ,  Marc S. Levoy

IPC分类号： G02B27/10 ,  H04N5/225 ,  H04N5/232 ,  H04N5/238 ,  G03B13/00

CPC分类号： G02B7/08 ,  G02B3/0006 ,  G02B3/0056 ,  G02B3/0075 ,  G02B27/0075 ,  H04N5/2253 ,  H04N5/23212

摘要： Various approaches to imaging involve selecting directional and spatial resolution. According to an example embodiment, images are computed using an imaging arrangement to facilitate selective directional and spatial aspects of the detection and processing of light data. Light passed through a main lens is directed to photosensors via a plurality of microlenses. The separation between the microlenses and photosensors is set to facilitate directional and/or spatial resolution in recorded light data, and facilitating refocusing power and/or image resolution in images computed from the recorded light data. In one implementation, the separation is varied between zero and one focal length of the microlenses to respectively facilitate spatial and directional resolution (with increasing directional resolution, hence refocusing power, as the separation approaches one focal length).

摘要翻译： 成像的各种方法涉及选择方向和空间分辨率。 根据示例实施例，使用成像装置来计算图像，以促进光数据的检测和处理的选择性方向和空间方面。 通过主透镜的光通过多个微透镜被引向光传感器。 微透镜和光电传感器之间的间隔被设置为有助于记录的光数据中的方向和/或空间分辨率，并且促进从记录的光数据计算的图像中的重新聚焦功率和/或图像分辨率。 在一个实施方式中，分离在微透镜的零和一个焦距之间变化，以分别促进空间和方向分辨率（随着方向分辨率的提高，因此随着分离接近一个焦距，重新聚焦功率）。