公开(公告)号：US5627390A

公开(公告)日：1997-05-06

申请号：US648828

申请日：1996-05-16

申请人： Shigenobu Maeda ,  Yasuo Inoue ,  Hirotada Kuriyama ,  Shigeto Maegawa ,  Kyozo Kanamoto ,  Toshiaki Iwamatsu

发明人： Shigenobu Maeda ,  Yasuo Inoue ,  Hirotada Kuriyama ,  Shigeto Maegawa ,  Kyozo Kanamoto ,  Toshiaki Iwamatsu

IPC分类号： H01L27/10 ,  H01L21/77 ,  H01L21/8242 ,  H01L21/84 ,  H01L27/06 ,  H01L27/108 ,  H01L27/12 ,  H01L29/78 ,  H01L29/786 ,  H01L29/76 ,  H01L29/94 ,  H01L31/119

CPC分类号： H01L27/10823 ,  H01L21/84 ,  H01L27/0688 ,  H01L27/10841 ,  H01L27/1203 ,  H01L29/78642

摘要： A first impurity diffusion layer forms one of source/drain regions and also forms a bit line. A first semiconductor layer, a channel semiconductor layer and a second semiconductor layer, which forms the other of source/drain regions and also forms a storage node, are disposed on the first impurity diffusion layer. A capacitor insulating film is disposed on a second conductive layer. A cell plate is disposed on a storage node with the capacitor insulating film therebetween. A capacitance of the bit line is reduced, and a dynamic random access memory thus constructed performs a high-speed operation.

摘要翻译： 第一杂质扩散层形成源极/漏极区之一并且还形成位线。 形成源极/漏极区域中的另一个并且还形成存储节点的第一半导体层，沟道半导体层和第二半导体层设置在第一杂质扩散层上。 电容绝缘膜设置在第二导电层上。 电池板设置在存储节点上，其间具有电容器绝缘膜。 位线的电容减小，并且由此构成的动态随机存取存储器执行高速操作。

公开(公告)号：US5440168A

公开(公告)日：1995-08-08

申请号：US198058

申请日：1994-02-18

申请人： Hisayuki Nishimura ,  Shigeto Maegawa ,  Shigenobu Maeda

发明人： Hisayuki Nishimura ,  Shigeto Maegawa ,  Shigenobu Maeda

IPC分类号： H01L21/336 ,  H01L29/786 ,  H01L27/00 ,  H01L29/78

CPC分类号： H01L29/66765 ,  H01L29/78678

摘要： A thin-film transistor (3, 5a, 5b and 5c) is covered with a first silicon nitride film (9) formed by an LPCVD method. A first silicon oxide film (6) is formed on the first silicon nitride film (9). A second silicon nitride film (7), i.e., passivation film which is formed by a plasma CVD method is provided on the first silicon oxide film (6). In addition, the thin-film transistor includes a semiconductor layer covering a gate electrode. The semiconductor layer includes source, drain and active regions. The active region preferably includes a smaller amount of fluorine than the gate electrode.

摘要翻译： 薄膜晶体管（3,5a，5b和5c）被用LPCVD方法形成的第一氮化硅膜（9）覆盖。 在第一氮化硅膜（9）上形成第一氧化硅膜（6）。 在第一氧化硅膜（6）上设置第二氮化硅膜（7），即通过等离子体CVD法形成的钝化膜。 此外，薄膜晶体管包括覆盖栅电极的半导体层。 半导体层包括源极，漏极和有源区。 有源区优选包括比栅电极少的氟。

公开(公告)号：US09373706B2

公开(公告)日：2016-06-21

申请号：US14600219

申请日：2015-01-20

申请人： Shigenobu Maeda ,  Bo-Ram Kim

发明人： Shigenobu Maeda ,  Bo-Ram Kim

IPC分类号： H01L21/336 ,  H01L29/66

CPC分类号： H01L29/785 ,  H01L27/0924 ,  H01L27/108 ,  H01L27/11 ,  H01L29/0649 ,  H01L29/1054 ,  H01L29/267 ,  H01L29/66795 ,  H01L29/66818

摘要： Methods of forming a semiconductor device are provided. A method of forming a semiconductor device includes forming a semiconductor layer on a fin, where the fin and the semiconductor layer include first and second semiconductor materials, respectively. Moreover, the method includes defining first and second active fins that include the second semiconductor material, by removing at least a portion of the fin. Related semiconductor devices are also provided.

摘要翻译： 提供了形成半导体器件的方法。 形成半导体器件的方法包括在散热片上形成半导体层，其中散热片和半导体层分别包括第一和第二半导体材料。 此外，该方法包括通过去除鳍片的至少一部分来限定包括第二半导体材料的第一和第二活性鳍片。 还提供了相关的半导体器件。

公开(公告)号：US20160141373A1

公开(公告)日：2016-05-19

申请号：US14823229

申请日：2015-08-11

申请人： Mirco Cantoro ,  Zhenhua Wu ,  Krishna Bhuwalka ,  Sangsu Kim ,  Shigenobu Maeda

发明人： Mirco Cantoro ,  Zhenhua Wu ,  Krishna Bhuwalka ,  Sangsu Kim ,  Shigenobu Maeda

IPC分类号： H01L29/267 ,  H01L29/10 ,  H01L27/088 ,  H01L29/78 ,  H01L29/06 ,  H01L27/092

CPC分类号： H01L29/267 ,  H01L21/02524 ,  H01L21/02538 ,  H01L21/823412 ,  H01L21/823807 ,  H01L21/823878 ,  H01L27/088 ,  H01L27/0886 ,  H01L27/092 ,  H01L27/0924 ,  H01L29/0642 ,  H01L29/1054 ,  H01L29/1079 ,  H01L29/1606 ,  H01L29/165

摘要： A semiconductor device includes an active pattern provided on a substrate and a gate electrode crossing over the active pattern. The active pattern includes a first buffer pattern on the substrate, a channel pattern on the first buffer pattern, a doped pattern between the first buffer pattern and the channel pattern, and a second buffer pattern between the doped pattern and the channel pattern. The doped pattern includes graphene injected with an impurity.

摘要翻译： 半导体器件包括设置在衬底上的有源图案和与有源图案交叉的栅电极。 有源图案包括衬底上的第一缓冲器图案，第一缓冲器图案上的沟道图案，第一缓冲器图案和沟道图案之间的掺杂图案，以及掺杂图案和沟道图案之间的第二缓冲图案。 掺杂图案包括注入杂质的石墨烯。

公开(公告)号：US09153664B2

公开(公告)日：2015-10-06

申请号：US14285649

申请日：2014-05-23

申请人： Kiyotaka Imai ,  Young-Gwon Kim ,  Shigenobu Maeda ,  Soon-Chul Hwang

发明人： Kiyotaka Imai ,  Young-Gwon Kim ,  Shigenobu Maeda ,  Soon-Chul Hwang

IPC分类号： H01L21/8234 ,  H01L29/66 ,  H01L29/78 ,  H01L21/02 ,  H01L21/266

CPC分类号： H01L29/66545 ,  H01L21/02667 ,  H01L21/266 ,  H01L21/823418 ,  H01L29/7833

摘要： A method for fabricating a semiconductor device is provided, which includes forming a screen layer on a substrate, the screen layer including a first portion doped with a first type impurity, forming a first undoped semiconductor layer on the screen layer, forming a gate structure on the first semiconductor layer, forming a first amorphous region on both sides of the gate structure in the first semiconductor layer, and re-crystallizing the first amorphous region through performing a first heat treatment of the first amorphous region.

摘要翻译： 提供一种制造半导体器件的方法，其包括在衬底上形成屏幕层，所述屏幕层包括掺杂有第一类型杂质的第一部分，在所述屏幕层上形成第一未掺杂半导体层，形成栅极结构 第一半导体层，在第一半导体层中的栅极结构的两侧上形成第一非晶区，并且通过进行第一非晶区的第一热处理，使第一非晶区再结晶。

公开(公告)号：US20150214340A1

公开(公告)日：2015-07-30

申请号：US14600219

申请日：2015-01-20

申请人： Shigenobu Maeda ,  Bo-Ram Kim

发明人： Shigenobu Maeda ,  Bo-Ram Kim

IPC分类号： H01L29/66

CPC分类号： H01L29/785 ,  H01L27/0924 ,  H01L27/108 ,  H01L27/11 ,  H01L29/0649 ,  H01L29/1054 ,  H01L29/267 ,  H01L29/66795 ,  H01L29/66818

摘要： Methods of forming a semiconductor device are provided. A method of forming a semiconductor device includes forming a semiconductor layer on a fin, where the fin and the semiconductor layer include first and second semiconductor materials, respectively. Moreover, the method includes defining first and second active fins that include the second semiconductor material, by removing at least a portion of the fin. Related semiconductor devices are also provided.

摘要翻译： 提供了形成半导体器件的方法。 形成半导体器件的方法包括在散热片上形成半导体层，其中散热片和半导体层分别包括第一和第二半导体材料。 此外，该方法包括通过去除鳍片的至少一部分来限定包括第二半导体材料的第一和第二活性鳍片。 还提供了相关的半导体器件。

公开(公告)号：US20150024565A1

公开(公告)日：2015-01-22

申请号：US14508250

申请日：2014-10-07

申请人： Shigenobu Maeda ,  Hidenobu Fukutome ,  Young-Gun Ko ,  Joo-Hyun Jeong

发明人： Shigenobu Maeda ,  Hidenobu Fukutome ,  Young-Gun Ko ,  Joo-Hyun Jeong

IPC分类号： H01L29/66 ,  H01L21/02

CPC分类号： H01L29/7842 ,  H01L21/02532 ,  H01L21/02587 ,  H01L21/02636 ,  H01L21/02658 ,  H01L29/045 ,  H01L29/66636 ,  H01L29/66795 ,  H01L29/7848 ,  H01L29/785

摘要： A semiconductor device can include an active region having a fin portion providing a channel region between opposing source and drain regions. A gate electrode can cross over the channel region between the opposing source and drain regions and first and second strain inducing structures can be on opposing sides of the gate electrode and can be configured to induce strain on the channel region, where each of the first and second strain inducing structures including a respective facing side having a pair of {111} crystallographically oriented facets.

摘要翻译： 半导体器件可以包括有源区，其具有提供相对的源极和漏极区之间的沟道区的鳍部。 栅电极可以跨越在相对的源极和漏极区域之间的沟道区域上，并且第一和第二应变诱导结构可以在栅电极的相对侧上，并且可以被配置为在沟道区域上引起应变，其中第一和 第二应变诱导结构，其包括具有一对{111}晶体取向小面的相应的相对侧。

公开(公告)号：US20150014788A1

公开(公告)日：2015-01-15

申请号：US14167236

申请日：2014-01-29

申请人： Min-Yeop Park ,  Leonelli Daniele ,  Shigenobu Maeda ,  Han-Su Oh ,  Woong-Gi Kim ,  Jong-Hyuk Lee ,  Ju-Seob Jeong

发明人： Min-Yeop Park ,  Leonelli Daniele ,  Shigenobu Maeda ,  Han-Su Oh ,  Woong-Gi Kim ,  Jong-Hyuk Lee ,  Ju-Seob Jeong

IPC分类号： H01L27/088 ,  H01L29/66 ,  H01L29/78

CPC分类号： H01L27/0886 ,  H01L21/823412 ,  H01L21/823431 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/785

摘要： A semiconductor device includes a gate on a substrate, a gate insulating layer along a sidewall and a bottom surface of the gate, and an L-shaped spacer structure on both sidewalls of the gate. A structure extends the distance between the gate and source/drain regions to either side of the gate.

摘要翻译： 半导体器件包括衬底上的栅极，沿着侧壁的栅极绝缘层和栅极的底表面，以及在栅极的两个侧壁上的L形间隔结构。 结构将栅极和源极/漏极区域之间的距离延伸到栅极的任一侧。

公开(公告)号：US20140353769A1

公开(公告)日：2014-12-04

申请号：US14463394

申请日：2014-08-19

申请人： Shigenobu Maeda ,  Hee-Soo Kang ,  Sang-Pil Sim ,  Soo-Hun Hong

发明人： Shigenobu Maeda ,  Hee-Soo Kang ,  Sang-Pil Sim ,  Soo-Hun Hong

IPC分类号： H01L29/10 ,  H01L27/088 ,  H01L29/78

CPC分类号： H01L29/0692 ,  B82Y10/00 ,  H01L21/823431 ,  H01L21/845 ,  H01L27/0886 ,  H01L27/1211 ,  H01L29/0649 ,  H01L29/0653 ,  H01L29/0847 ,  H01L29/1037 ,  H01L29/1608 ,  H01L29/161 ,  H01L29/165 ,  H01L29/41791 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/66795 ,  H01L29/775 ,  H01L29/7848 ,  H01L29/785

摘要： A semiconductor device can include a field insulation layer including a planar major surface extending in first and second orthogonal directions and a protruding portion that protrudes a particular distance from the major surface relative to the first and second orthogonal directions. First and second multi-channel active fins can extend on the field insulation layer, and can be separated from one another by the protruding portion. A conductive layer can extend from an uppermost surface of the protruding portion to cross over the protruding portion between the first and second multi-channel active fins.

公开(公告)号：US20130341631A1

公开(公告)日：2013-12-26

申请号：US13826633

申请日：2013-03-14

申请人： Shigenobu Maeda ,  Hidenobu Fukutome ,  Young-Gun Ko ,  Joo-Hyun Jeong

发明人： Shigenobu Maeda ,  Hidenobu Fukutome ,  Young-Gun Ko ,  Joo-Hyun Jeong

IPC分类号： H01L29/04

CPC分类号： H01L29/7842 ,  H01L21/02532 ,  H01L21/02587 ,  H01L21/02636 ,  H01L21/02658 ,  H01L29/045 ,  H01L29/66636 ,  H01L29/66795 ,  H01L29/7848 ,  H01L29/785

摘要： A semiconductor device can include an active region having a fin portion providing a channel region between opposing source and drain regions. A gate electrode can cross over the channel region between the opposing source and drain regions and first and second strain inducing structures can be on opposing sides of the gate electrode and can be configured to induce strain on the channel region, where each of the first and second strain inducing structures including a respective facing side having a pair of {111} crystallographically oriented facets.

摘要翻译： 半导体器件可以包括有源区，其具有提供相对的源极和漏极区之间的沟道区的鳍部。 栅电极可以跨越在相对的源极和漏极区域之间的沟道区域上，并且第一和第二应变诱导结构可以在栅电极的相对侧上，并且可以被配置为在沟道区域上引起应变，其中第一和 第二应变诱导结构，其包括具有一对{111}晶体取向小面的相应的相对侧。