公开(公告)号：US20050118770A1

公开(公告)日：2005-06-02

申请号：US10956864

申请日：2004-10-01

申请人： Mahalingam Nandakumar ,  Shaoping Tang ,  Haowen Bu

发明人： Mahalingam Nandakumar ,  Shaoping Tang ,  Haowen Bu

IPC分类号： H01L21/30 ,  H01L21/324 ,  H01L21/336 ,  H01L29/78 ,  H01L29/94

CPC分类号： H01L29/6659 ,  H01L21/3003 ,  H01L21/324 ,  H01L29/665 ,  H01L29/6656 ,  H01L29/7833 ,  H01L29/7842 ,  H01L29/7843

摘要： The present invention provides a method for manufacturing a semiconductor device and a method for manufacturing an integrated circuit including the same. The method for manufacturing the semiconductor device, among other steps, includes forming a gate structure (230) over a substrate (210) and forming at least a portion of source/drain regions in the substrate (210). The method further includes annealing the substrate containing the at least a portion of source/drain regions in the presence of hydrogen, and forming an interlevel dielectric layer over the substrate (210) having previously been annealed in the presence of hydrogen.

摘要翻译： 本发明提供一种半导体器件的制造方法及其制造方法。 除了其他步骤之外，制造半导体器件的方法包括在衬底（210）上形成栅极结构（230）并且形成衬底（210）中的源极/漏极区域的至少一部分。 该方法还包括在存在氢的情况下对包含至少一部分源极/漏极区的衬底进行退火，以及在预先在氢气存在下预先退火的衬底（210）上形成层间电介质层。

公开(公告)号：US08809141B2

公开(公告)日：2014-08-19

申请号：US11670192

申请日：2007-02-01

申请人： Haowen Bu ,  Rajesh Khamankar ,  Douglas T. Grider

发明人： Haowen Bu ,  Rajesh Khamankar ,  Douglas T. Grider

IPC分类号： H01L29/739

CPC分类号： H01L29/7842 ,  H01L29/665 ,  H01L29/6659 ,  H01L29/78 ,  H01L29/7843 ,  Y10S438/954

摘要： A silicon nitrate layer (110) is formed over a transistor gate (40) and source and drain regions (70). The as-formed silicon nitride layer (110) comprises a first tensile stress and a high hydrogen concentration. The as-formed silicon nitride layer (110) is thermally annealed converting the first tensile stress into a second tensile stress that is larger than the first tensile stress. Following the thermal anneal, the hydrogen concentration in the silicon nitride layer (110) is greater than 12 atomic percent.

摘要翻译： 在晶体管栅极（40）和源极和漏极区域（70）之上形成硝酸氧化物层（110）。 所形成的氮化硅层（110）包括第一拉伸应力和高氢浓度。 将所形成的氮化硅层（110）进行热退火，将第一拉伸应力转换成大于第一拉伸应力的第二拉伸应力。 在热退火之后，氮化硅层（110）中的氢浓度大于12原子％。

公开(公告)号：US20110120374A1

公开(公告)日：2011-05-26

申请号：US13017828

申请日：2011-01-31

申请人： Malcolm J. Bevan ,  Haowen Bu ,  Hiroaki Niimi ,  Husam N. Alshareef

发明人： Malcolm J. Bevan ,  Haowen Bu ,  Hiroaki Niimi ,  Husam N. Alshareef

IPC分类号： H01L21/469

CPC分类号： H01L21/28158 ,  C23C16/45557 ,  C23C16/4582 ,  H01J37/32752 ,  H01J37/32825 ,  H01J37/32899 ,  H01J2237/3321 ,  H01L21/02181 ,  H01L21/0223 ,  H01L21/02255 ,  H01L21/02318 ,  H01L21/02323 ,  H01L21/02326 ,  H01L21/02329 ,  H01L21/02332 ,  H01L21/0234 ,  H01L21/28035 ,  H01L21/28167 ,  H01L21/28185 ,  H01L21/28194 ,  H01L21/28202 ,  H01L21/28229 ,  H01L21/3105 ,  H01L21/31604 ,  H01L21/318 ,  H01L21/3205 ,  H01L21/324 ,  H01L21/67161 ,  H01L21/67167 ,  H01L21/67196 ,  H01L21/67201 ,  H01L21/6776 ,  H01L29/42364 ,  H01L29/4908 ,  H01L29/4916 ,  H01L29/513 ,  H01L29/517 ,  H01L29/518 ,  H01L29/66477 ,  H01L29/78

摘要： Oxide growth of a gate dielectric layer that occurs between processes used in the fabrication of a gate dielectric structure can be reduced. The reduction in oxide growth can be achieved by maintaining the gate dielectric layer in an ambient effective to mitigate oxide growth of the gate dielectric layer between at least two sequential process steps used in the fabrication the gate dielectric structure. Maintaining the gate dielectric layer in an ambient effective to mitigate oxide growth also improves the uniformity of nitrogen implanted in the gate dielectric.

摘要翻译： 可以减少在制造栅极电介质结构中使用的工艺之间发生的栅极介电层的氧化物生长。 氧化物生长的减少可以通过将栅极电介质层保持在有效的方式来实现，以在制造栅极电介质结构中的至少两个顺序的工艺步骤之间减轻栅极电介质层的氧化物生长。 维持栅极电介质层在有效减少氧化物生长的环境中也改善了注入栅电介质的氮的均匀性。

公开(公告)号：US20090004853A1

公开(公告)日：2009-01-01

申请号：US11770593

申请日：2007-06-28

申请人： Haowen Bu ,  Shashank Ekbote ,  Juanita Deloach

发明人： Haowen Bu ,  Shashank Ekbote ,  Juanita Deloach

IPC分类号： H01L21/44

CPC分类号： H01L21/28518

摘要： The present application is directed to a method for forming a metal silicide layer. The method comprises providing a substrate comprising silicon and depositing a metal layer on the substrate. The metal layer is annealed within a first temperature range and for a first dwell time of about 10 milliseconds or less to react at least a portion of the metal with the silicon to form a silicide. An unreacted portion of the metal is removed from the substrate. The silicide is annealed within a second temperature range for a second dwell time of about 10 milliseconds or less.

摘要翻译： 本申请涉及形成金属硅化物层的方法。 该方法包括提供包括硅的衬底并在衬底上沉积金属层。 金属层在第一温度范围内退火，并且在约10毫秒或更短的第一停留时间内使至少一部分金属与硅反应形成硅化物。 将金属的未反应部分从基材上除去。 硅化物在第二温度范围内退火约10毫秒或更短的第二停留时间。

公开(公告)号：US07429517B2

公开(公告)日：2008-09-30

申请号：US10845456

申请日：2004-05-13

申请人： Zhiqiang Wu ,  Haowen Bu

发明人： Zhiqiang Wu ,  Haowen Bu

IPC分类号： H01L21/336

CPC分类号： H01L29/7833 ,  H01L29/6659 ,  H01L29/7843

摘要： A MOS transistor structure comprising a gate dielectric layer (30), a gate electrode (40), and source and drain regions (70) are formed in a semiconductor substrate (10). First second and third dielectric layers (110), (120), and (130) are formed over the MOS transistor structure. The second and third dielectric structures (120), (130) are removed leaving a MOS transistor with a stressed channel region resulting in improved channel mobility characteristics.

摘要翻译： 在半导体衬底（10）中形成包括栅极电介质层（30），栅电极（40）以及源极和漏极区（70）的MOS晶体管结构。 在MOS晶体管结构上方形成有第一和第三介质层（110），（120）和（130）。 去除第二和第三介电结构（120）（130），留下具有应力沟道区的MOS晶体管，导致改善的沟道迁移特性。

公开(公告)号：US07338888B2

公开(公告)日：2008-03-04

申请号：US10810759

申请日：2004-03-26

申请人： Jiong-Ping Lu ,  Haowen Bu ,  Shaofeng Yu ,  Ping Jiang

发明人： Jiong-Ping Lu ,  Haowen Bu ,  Shaofeng Yu ,  Ping Jiang

IPC分类号： H01L21/28 ,  H01L21/44 ,  H01L21/76 ,  H01L21/4763

CPC分类号： H01L29/66507 ,  H01L21/28097 ,  H01L29/4975 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/7833

摘要： The present invention provides a method for manufacturing a semiconductor device and a method for manufacturing an integrated circuit including the semiconductor device. The method for manufacturing the semiconductor device (100), among other possible steps, includes forming a polysilicon gate electrode over a substrate (110) and forming source/drain regions (170) in the substrate (110) proximate the polysilicon gate electrode. The method further includes forming a blocking layer (180) over the source/drain regions (170), the blocking layer (180) comprising a metal silicide, and siliciding the polysilicon gate electrode to form a silicided gate electrode (150).

摘要翻译： 本发明提供一种制造半导体器件的方法及其制造方法，该集成电路包括该半导体器件。 除了其他可能的步骤之外，用于制造半导体器件（100）的方法包括在衬底（110）上形成多晶硅栅电极，并在靠近多晶硅栅电极的衬底（110）中形成源/漏区（170）。 该方法还包括在源极/漏极区域（170）上形成阻挡层（180），阻挡层（180）包括金属硅化物，并硅化多晶硅栅电极以形成硅化物栅电极（150）。

公开(公告)号：US20070287258A1

公开(公告)日：2007-12-13

申请号：US11422952

申请日：2006-06-08

申请人： Jong Shik Yoon ,  Amitava Chatterjee ,  Haowen Bu

发明人： Jong Shik Yoon ,  Amitava Chatterjee ,  Haowen Bu

IPC分类号： H01L21/336

CPC分类号： H01L29/6656 ,  H01L21/2652 ,  H01L29/665 ,  H01L29/6653 ,  H01L29/6659

摘要： A method of manufacturing a semiconductor device comprising removing a first oxide layer deposited over a semiconductor substrate, thereby exposing source and drain regions of the substrate. The first oxide layer is configured as an etch-stop for forming silicon nitride sidewall spacers of a gate structure located adjacent to the source and drain regions. The method further comprises depositing a second oxide layer selectively on the exposed source and drain regions and then removing lateral segments of the silicon nitride sidewall spacers.

摘要翻译： 一种制造半导体器件的方法，包括去除沉积在半导体衬底上的第一氧化物层，从而暴露衬底的源极和漏极区域。 第一氧化物层被配置为用于形成邻近源极和漏极区的栅极结构的氮化硅侧壁间隔物的蚀刻停止。 该方法还包括在暴露的源极和漏极区上选择性地沉积第二氧化物层，然后去除氮化硅侧壁间隔物的侧向部分。

公开(公告)号：US20070128806A1

公开(公告)日：2007-06-07

申请号：US11670192

申请日：2007-02-01

申请人： Haowen Bu ,  Rajesh Khamankar ,  Douglas Grider

发明人： Haowen Bu ,  Rajesh Khamankar ,  Douglas Grider

IPC分类号： H01L21/336

CPC分类号： H01L29/7842 ,  H01L29/665 ,  H01L29/6659 ,  H01L29/78 ,  H01L29/7843 ,  Y10S438/954

摘要： A silicon nitrate layer (110) is formed over a transistor gate (40) and source and drain regions (70). The as-formed silicon nitride layer (110) comprises a first tensile stress and a high hydrogen concentration. The as-formed silicon nitride layer (110) is thermally annealed converting the first tensile stress into a second tensile stress that is larger than the first tensile stress. Following the thermal anneal, the hydrogen concentration in the silicon nitride layer (110) is greater than 12 atomic percent.

摘要翻译： 在晶体管栅极（40）和源极和漏极区域（70）之上形成硝酸氧化物层（110）。 所形成的氮化硅层（110）包括第一拉伸应力和高氢浓度。 将所形成的氮化硅层（110）进行热退火，将第一拉伸应力转换成大于第一拉伸应力的第二拉伸应力。 在热退火之后，氮化硅层（110）中的氢浓度大于12原子％。

公开(公告)号：US20070004156A1

公开(公告)日：2007-01-04

申请号：US11173088

申请日：2005-07-01

申请人： Richard P. Rouse ,  Shashank S. Ekbote ,  Haowen Bu

发明人： Richard P. Rouse ,  Shashank S. Ekbote ,  Haowen Bu

IPC分类号： H01L21/336

CPC分类号： H01L21/823468 ,  H01L21/3185 ,  H01L21/324 ,  H01L21/823412 ,  H01L21/823807 ,  H01L21/823864 ,  H01L29/4983 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/7843

摘要： The present invention provides a method for manufacturing a semiconductor device, a semiconductor device, and a method for manufacturing an integrated circuit including a semiconductor device. The method for manufacturing the semiconductor device, without limitation, may include providing a gate dielectric layer (413, 423) and a gate electrode layer (418, 428) over a substrate (310), and forming a gate sidewall spacer (610, 630) along one or more sidewalls of the gate dielectric layer (413, 423) and the gate electrode layer (418, 428) using a plasma enhanced chemical vapor deposition process, and forming different hydrogen concentration in NMOS and PMOS sidewall spacers (610, 630) using a local hydrogen treatment (LHT) method.

摘要翻译： 本发明提供一种制造半导体器件的方法，半导体器件以及包括半导体器件的集成电路的制造方法。 制造半导体器件的方法，但不限于，可以包括在衬底（310）上方提供栅极电介质层（413,423）和栅极电极层（418,428），并且形成栅极侧壁间隔物 ），使用等离子体增强化学气相沉积工艺在栅极电介质层（413,423）和栅极电极层（418,428）的一个或多个侧壁上形成，并且在NMOS和PMOS侧壁间隔物（610,630）中形成不同的氢浓度 ）使用局部氢处理（LHT）方法。

公开(公告)号：US07148143B2

公开(公告)日：2006-12-12

申请号：US10808168

申请日：2004-03-24

申请人： Haowen Bu ,  Jiong-Ping Lu ,  Shaofeng Yu ,  Ping Jiang ,  Clint Montgomery

发明人： Haowen Bu ,  Jiong-Ping Lu ,  Shaofeng Yu ,  Ping Jiang ,  Clint Montgomery

IPC分类号： H01L21/44 ,  H01L21/4763 ,  H01L21/461 ,  H01L21/302

CPC分类号： H01L29/66507 ,  H01L21/28097 ,  H01L21/823835 ,  H01L21/823864 ,  H01L29/4975 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/7833

摘要： The present invention provides a semiconductor device, a method of manufacture therefor, and a method for manufacturing an integrated circuit. The semiconductor device (100), among other possible elements, includes a silicided gate electrode (150) located over a substrate (110), the silicided gate electrode (150) having gate sidewall spacers (160) located on sidewalls thereof. The semiconductor device (100) further includes source/drain regions (170) located in the substrate (110) proximate the silicided gate electrode (150), and silicided source/drain regions (180) located in the source/drain regions (170) and at least partially under the gate sidewall spacers (160).

摘要翻译： 本发明提供一种半导体器件及其制造方法以及集成电路的制造方法。 除了其它可能的元件之外，半导体器件（100）包括位于衬底（110）上方的硅化栅电极（150），硅化栅电极（150）具有位于其侧壁上的栅极侧壁间隔物（160）。 半导体器件（100）还包括位于靠近硅化物栅电极（150）的衬底（110）中的源/漏区（170）和位于源/漏区（170）中的硅化源/漏区（180） 并且至少部分地在栅极侧壁间隔件（160）下方。