公开(公告)号：US20050132138A1

公开(公告)日：2005-06-16

申请号：US11045528

申请日：2005-01-28

申请人： Adi Yoaz ,  Ronny Ronen ,  Lihu Rappoport ,  Mattan Erez ,  Stephan Jourdan ,  Bob Valentine

发明人： Adi Yoaz ,  Ronny Ronen ,  Lihu Rappoport ,  Mattan Erez ,  Stephan Jourdan ,  Bob Valentine

IPC分类号： G06F9/38 ,  G06F12/08 ,  G06F12/00

CPC分类号： G06F9/3885 ,  G06F9/3824 ,  G06F9/3832 ,  G06F9/3836 ,  G06F12/0846

摘要： A memory cache bank prediction unit is provided for use in a processor having a plurality of memory cache banks. The memory cache bank prediction unit has an input port that receives an instruction. The memory cache bank prediction unit also has an evaluation unit, coupled to the input port, that predicts which of the plurality of memory cache banks is associated with the instruction.

公开(公告)号：US20050088137A1

公开(公告)日：2005-04-28

申请号：US10934295

申请日：2004-09-03

申请人： Aviad Cohen ,  Lev Finkelstein ,  Avi Mendelson ,  Ronny Ronen ,  Dmitry Rudoy

发明人： Aviad Cohen ,  Lev Finkelstein ,  Avi Mendelson ,  Ronny Ronen ,  Dmitry Rudoy

IPC分类号： H02P7/36

CPC分类号： H02H6/005 ,  G06F1/206 ,  G06F1/3203 ,  G06F1/324 ,  G06F1/3296 ,  Y02D10/126 ,  Y02D10/16 ,  Y02D10/172 ,  Y10S388/934

摘要： Methods, apparatus, and articles of manufacture control a device or system that has an operational limit related to the rate or frequency of operation. The frequency of operation is controlled at a variable rate calculated to maximize the system or apparatus performance over a calculated period of time short enough that a controlling factor, such as power consumption, does not vary significantly during the period. Known system parameters, such as thermal resistance and capacitance of an integrated circuit (IC) and its package, and measured values, such as current junction temperature in an IC, are used to calculate a time-dependent frequency of operation for the upcoming time period that results in the best overall performance without exceeding the operational limit, such as the junction temperature.

摘要翻译： 方法，装置和制品控制具有与操作速率或频率相关的操作限制的装置或系统。 操作频率被控制为可变速率，其被计算为在足够长的计算时间段内最大化系统或设备性能，使得诸如功率消耗的控制因素在该时段期间不显着变化。 使用已知的系统参数，例如集成电路（IC）及其封装的热阻和电容以及IC中的当前结温等测量值来计算即将到来的时间段的时间依赖性操作频率 这导致最佳的整体性能，而不超过操作限制，如结温。

公开(公告)号：US06857060B2

公开(公告)日：2005-02-15

申请号：US09822894

申请日：2001-03-30

申请人： George Elias ,  Adi Yoaz ,  Ronny Ronen

发明人： George Elias ,  Adi Yoaz ,  Ronny Ronen

IPC分类号： G06F9/32 ,  G06F9/38 ,  G06F9/30

CPC分类号： G06F9/30072 ,  G06F9/3836 ,  G06F9/3838 ,  G06F9/384 ,  G06F9/3855 ,  G06F9/3857

摘要： According to one embodiment, a method features operations for executing instructions in an instruction window. The first and second instructions are examined to determine their sources and destinations. The written on bit of the first instruction is set to a “written on” state if the destinations of the first and second instructions are the same while a used bit of the first instruction is set to a “used” state if the source of the second instruction is the destination of the first instruction. Thereafter, a priority of the first instruction can be determined from the written on and used bits.

摘要翻译： 根据一个实施例，一种方法具有用于在指令窗口中执行指令的操作。 检查第一和第二指令以确定其来源和目的地。 如果第一指令和第二指令的目的地相同，而第一指令的使用位被设置为“使用”状态，则将第一指令的写入位设置为“写入”状态 第二条指令是第一条指令的目的地。 此后，可以从写入和使用的比特确定第一指令的优先级。

公开(公告)号：US06757816B1

公开(公告)日：2004-06-29

申请号：US09476227

申请日：1999-12-30

申请人： Adi Yoaz ,  Gregory Pribush ,  Freddy Gabby ,  Mattan Erez ,  Ronny Ronen

发明人： Adi Yoaz ,  Gregory Pribush ,  Freddy Gabby ,  Mattan Erez ,  Ronny Ronen

IPC分类号： G06F900

CPC分类号： G06F9/3861 ,  G06F9/30058 ,  G06F9/3804 ,  G06F9/384 ,  G06F9/3842 ,  G06F9/3844

摘要： A system and method for recovering from mispredicted paths in pipelined computer architectures. Targets within an instruction window exhibit spatial locality. To exploit this property, a mechanism detects the branch target within the instruction window. A second process eliminates the need for full renaming and re-execution of mispredicted paths by handling a dependency chain of instructions.

摘要翻译： 一种用于在流水线计算机体系结构中从错误预测路径中恢复的系统和方法。 指令窗口内的目标表现出空间局部性。 为了利用此属性，机制将在指令窗口中检测分支目标。 第二个过程消除了通过处理指令的依赖关系链来完全重命名和重新执行错误的路径的需要。

公开(公告)号：US06625744B1

公开(公告)日：2003-09-23

申请号：US09443920

申请日：1999-11-19

申请人： Lihu Rappoport ,  Ronny Ronen

发明人： Lihu Rappoport ,  Ronny Ronen

IPC分类号： G06F1100

CPC分类号： G06F9/3844

摘要： A method for dynamically controlling the population size of confidence assignments to which confidence level predictions are assigned. The method includes comparing a confidence level prediction and a threshold indication to generate a confidence assignment. The confidence assignment is used to generate another threshold indication. The threshold indication is dynamically adjusted so as to control the population size of confidence assignments to which confidence level predictions are assigned.

摘要翻译： 一种用于动态控制置信水平预测所分配的置信度分配的种群大小的方法。 该方法包括比较置信水平预测和阈值指示以产生置信度分配。 置信度分配用于产生另一个阈值指示。 阈值指示被动态调整，以便控制分配置信水平预测的置信度分配的总体大小。

公开(公告)号：US5838941A

公开(公告)日：1998-11-17

申请号：US774659

申请日：1996-12-30

申请人： Robert C. Valentine ,  Gad S. Sheaffer ,  Ronny Ronen ,  Ilan Spillinger ,  Adi Yoaz

发明人： Robert C. Valentine ,  Gad S. Sheaffer ,  Ronny Ronen ,  Ilan Spillinger ,  Adi Yoaz

IPC分类号： G06F9/38 ,  G06F9/00 ,  G06F9/318

CPC分类号： G06F9/3836 ,  G06F9/384

摘要： An advanced register renamer comprises an associative memory having a plurality of entries, each entry storing a representation of a single operation as an expression paired with a corresponding name. The expression and the name are respectively stored in first and second fields of an entry in the memory. Both fields are available for subsequent assembly level operations to use as pattern matches. A means for converting a subsequent operation in the stream to a new operation searches for a match between an expression of the subsequent operation and the first field of a matching entry. Upon finding a match with the expression field in the table, the subsequent operation is renamed to a new operation by replacing the expression with the corresponding name field of the matching entry taken from the associative memory.

摘要翻译： 高级寄存器重命名器包括具有多个条目的关联存储器，每个条目存储单个操作的表示作为与相应名称配对的表达式。 表达式和名称分别存储在存储器中的条目的第一和第二字段中。 两个字段都可用于后续的程序集级别操作以用作模式匹配。 用于将流中的后续操作转换为新操作的装置搜索后续操作的表达式和匹配条目的第一字段之间的匹配。 在找到与表中的表达式字段匹配时，通过将表达式替换为从关联存储器获取的匹配条目的相应名称字段，将后续操作重命名为新操作。

公开(公告)号：US20140344815A1

公开(公告)日：2014-11-20

申请号：US13993273

申请日：2012-03-30

申请人： Boris Ginzburg ,  Ronny Ronen ,  Eliezer Weissmann ,  Karthikeyan Karthik Vaithianathan ,  Ehud Cohen

发明人： Boris Ginzburg ,  Ronny Ronen ,  Eliezer Weissmann ,  Karthikeyan Karthik Vaithianathan ,  Ehud Cohen

IPC分类号： G06F9/48

CPC分类号： G06F9/3016 ,  G06F9/30036 ,  G06F9/3851 ,  G06F9/3881 ,  G06F9/461 ,  G06F9/485

摘要： An apparatus is described having multiple cores, each core having: a) an accelerator; and, b) a general purpose CPU coupled to the accelerator. The general purpose CPU has functional unit logic circuitry to execute an instruction that returns an amount of storage space to store context information of the accelerator.

摘要翻译： 描述了具有多个芯的装置，每个芯具有：a）加速器; 和b）耦合到加速器的通用CPU。 通用CPU具有功能单元逻辑电路，以执行返回一定量的存储空间以存储加速器的上下文信息的指令。

公开(公告)号：US20140325184A1

公开(公告)日：2014-10-30

申请号：US13993668

申请日：2012-03-30

申请人： Efraim Rotem ,  Eliezer Weissamann ,  Boris Ginzburg ,  Alon Naveh ,  Nadav Shulman ,  Ronny Ronen

发明人： Efraim Rotem ,  Eliezer Weissamann ,  Boris Ginzburg ,  Alon Naveh ,  Nadav Shulman ,  Ronny Ronen

IPC分类号： G06F9/30

CPC分类号： G06F9/30083 ,  G06F1/3243 ,  G06F9/3836 ,  G06F9/4552 ,  G06F11/3062 ,  G06F11/3409 ,  G06F2201/865 ,  Y02D10/152 ,  Y02D10/34

摘要： A processor saves micro-architectural contexts to increase the efficiency of code execution and power management. Power management hardware during runtime monitors execution of a code block. The code block has been compiled to have a reserved space appended to one end of the code block. The reserved space includes a metadata block associated with the code block or an identifier of the metadata block. The hardware stores a micro-architectural context of the processor in the metadata block. The micro-architectural context includes performance data resulting from a first execution of the code block. The hardware reads the metadata block upon a second execution of the code block and tunes the second execution based on the performance data.

摘要翻译： 处理器可以节省微架构上下文以提高代码执行和电源管理的效率。 运行期间的电源管理硬件监视代码块的执行。 代码块已被编译成在代码块的一端附加保留空间。 保留空间包括与代码块相关联的元数据块或元数据块的标识符。 硬件将处理器的微架构上下文存储在元数据块中。 微架构上下文包括由代码块的第一次执行产生的性能数据。 硬件在代码块的第二次执行时读取元数据块，并根据性能数据调整第二次执行。

公开(公告)号：US20140129808A1

公开(公告)日：2014-05-08

申请号：US13994142

申请日：2012-04-27

申请人： Alon Naveh ,  Yuval Yosef ,  Eliezer Weissmann ,  Anil Aggarwal ,  Efraim Rotem ,  Avi Mendelson ,  Ronny Ronen ,  Boris Ginzburg ,  Michael Mishaeli ,  Scott D. Hahn ,  David A. Koufaty ,  Ganapati Srinivasa ,  Guy Therien

发明人： Alon Naveh ,  Yuval Yosef ,  Eliezer Weissmann ,  Anil Aggarwal ,  Efraim Rotem ,  Avi Mendelson ,  Ronny Ronen ,  Boris Ginzburg ,  Michael Mishaeli ,  Scott D. Hahn ,  David A. Koufaty ,  Ganapati Srinivasa ,  Guy Therien

IPC分类号： G06F9/30

CPC分类号： G06F9/30145 ,  G06F9/4856 ,  G06F9/5094 ,  G06F2209/5018 ,  Y02D10/22 ,  Y02D10/24 ,  Y02D10/32

摘要： In one embodiment, the present invention includes a multicore processor having first and second cores to independently execute instructions, the first core visible to an operating system (OS) and the second core transparent to the OS and heterogeneous from the first core. A task controller, which may be included in or coupled to the multicore processor, can cause dynamic migration of a first process scheduled by the OS to the first core to the second core transparently to the OS. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，本发明包括具有第一和第二核心以独立执行指令的多核处理器，操作系统（OS）可见的第一核心和对OS可透明的第二核心，并且与第一核心不同。 可以包括在多核处理器中或耦合到多核处理器的任务控制器可以使由OS所安排的第一进程到OS的第一核心到第二核心的动态迁移到第二核心。 描述和要求保护其他实施例。

公开(公告)号：US20130318323A1

公开(公告)日：2013-11-28

申请号：US13994577

申请日：2012-03-30

申请人： Eliezer Weissmann ,  Karthikeyan Karthik Vaithianathan ,  Yoav Zach ,  Boris Ginzburg ,  Ronny Ronen

发明人： Eliezer Weissmann ,  Karthikeyan Karthik Vaithianathan ,  Yoav Zach ,  Boris Ginzburg ,  Ronny Ronen

IPC分类号： G06F12/10

CPC分类号： G06F12/0811 ,  G06F3/0646 ,  G06F3/0662 ,  G06F3/0668 ,  G06F9/3851 ,  G06F9/3881 ,  G06F9/3887 ,  G06F12/0292 ,  G06F12/084 ,  G06F12/0875 ,  G06F12/1009 ,  G06F12/1027 ,  G06F12/1045 ,  G06F12/1072 ,  G06F12/1081 ,  G06F12/1441 ,  G06F12/145 ,  G06F2212/1024 ,  G06F2212/283 ,  G06F2212/302 ,  G06F2212/452 ,  G06F2212/60 ,  G06F2212/62 ,  G06F2212/65 ,  G06F2212/68 ,  G06F2212/683 ,  G06F2212/684

摘要： An apparatus and method are described for coupling a front end core to an accelerator component (e.g., such as a graphics accelerator). For example, an apparatus is described comprising: an accelerator comprising one or more execution units (EUs) to execute a specified set of instructions; and a front end core comprising a translation lookaside buffer (TLB) communicatively coupled to the accelerator and providing memory access services to the accelerator, the memory access services including performing TLB lookup operations to map virtual to physical addresses on behalf of the accelerator and in response to the accelerator requiring access to a system memory.

摘要翻译： 描述了用于将前端芯件耦合到加速器部件（例如，诸如图形加速器）的装置和方法。 例如，描述了一种装置，包括：加速器，包括执行指定的一组指令的一个或多个执行单元（EU） 和包括通信地耦合到加速器并且向加速器提供存储器访问服务的翻译后备缓冲器（TLB）的前端核心，所述存储器访问服务包括执行TLB查找操作以代表加速器映射虚拟到物理地址并作为响应 到需要访问系统存储器的加速器。