公开(公告)号：US20150171015A1

公开(公告)日：2015-06-18

申请号：US14132774

申请日：2013-12-18

申请人： Ravindranath V. Mahajan ,  Christopher J. Nelson ,  Omkar G. Karhade ,  Feras Eid ,  Nitin A. Deshpande ,  Shawna M. Liff

发明人： Ravindranath V. Mahajan ,  Christopher J. Nelson ,  Omkar G. Karhade ,  Feras Eid ,  Nitin A. Deshpande ,  Shawna M. Liff

IPC分类号： H01L23/538 ,  H01L23/00 ,  H01L23/367 ,  H01L25/00 ,  H01L25/16

CPC分类号： H01L23/5381 ,  H01L21/563 ,  H01L21/568 ,  H01L23/145 ,  H01L23/3114 ,  H01L23/3128 ,  H01L23/367 ,  H01L23/3675 ,  H01L23/4334 ,  H01L23/49816 ,  H01L23/49827 ,  H01L23/5389 ,  H01L24/16 ,  H01L24/17 ,  H01L24/19 ,  H01L24/24 ,  H01L24/73 ,  H01L24/81 ,  H01L24/92 ,  H01L25/0657 ,  H01L25/165 ,  H01L25/50 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/16265 ,  H01L2224/17181 ,  H01L2224/24145 ,  H01L2224/24245 ,  H01L2224/291 ,  H01L2224/29109 ,  H01L2224/29111 ,  H01L2224/29113 ,  H01L2224/29116 ,  H01L2224/2912 ,  H01L2224/29139 ,  H01L2224/29144 ,  H01L2224/2919 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/73209 ,  H01L2224/73253 ,  H01L2224/73259 ,  H01L2224/73267 ,  H01L2224/81005 ,  H01L2224/92124 ,  H01L2224/92224 ,  H01L2224/92242 ,  H01L2224/92244 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06565 ,  H01L2924/12042 ,  H01L2924/1432 ,  H01L2924/1433 ,  H01L2924/1434 ,  H01L2924/15192 ,  H01L2924/181 ,  H01L2924/18161 ,  H01L2924/18162 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/19104 ,  H01L2924/014 ,  H01L2924/00 ,  H01L2924/0665

摘要： Embodiments of the present disclosure are directed towards an integrated circuit (IC) package having first and second dies with first and second input/output (I/O) interconnect structures, respectively. The IC package may include a bridge having first and second electrical routing features coupled to a portion of the first and second I/O interconnect structures, respectively. In embodiments, the first and second electrical routing features may be disposed on one side of the bridge; and third electrical routing features may be disposed on an opposite side. The first and second electrical routing features may be configured to route electrical signals between the first die and the second die and the third electrical routing features may be configured to route electrical signals between the one side and the opposite side. The first die, the second die, and the bridge may be embedded in electrically insulating material. Other embodiments may be described and/or claimed.

摘要翻译： 本公开的实施例涉及具有分别具有第一和第二输入/输出（I / O）互连结构的第一和第二裸片的集成电路（IC）封装。 IC封装可以包括具有分别耦合到第一和第二I / O互连结构的一部分的第一和第二电路由特征的桥。 在实施例中，第一和第二电路由特征可以设置在桥的一侧; 并且第三电路布线特征可以设置在相对侧上。 第一和第二电路由特征可以被配置为在第一管芯和第二管芯之间路由电信号，并且第三电路由特征可以被配置为在一侧和相对侧之间路由电信号。 第一管芯，第二管芯和桥可以嵌入电绝缘材料中。 可以描述和/或要求保护其他实施例。

公开(公告)号：US20130056576A1

公开(公告)日：2013-03-07

申请号：US13404905

申请日：2012-02-24

申请人： Robert E. Andrews ,  Jeffrey W. Fritz ,  Gottfried Jason Hohm ,  Adam D. DeNoble ,  Tyler W. Pagel ,  Christopher A. Schwartz ,  Christopher J. Nelson ,  Darren R. Horness ,  Alan J. Rabe ,  Sean P. Follen ,  Brian G. Jankuski

发明人： Robert E. Andrews ,  Jeffrey W. Fritz ,  Gottfried Jason Hohm ,  Adam D. DeNoble ,  Tyler W. Pagel ,  Christopher A. Schwartz ,  Christopher J. Nelson ,  Darren R. Horness ,  Alan J. Rabe ,  Sean P. Follen ,  Brian G. Jankuski

IPC分类号： B65H19/12 ,  B65H16/00

CPC分类号： A61F13/15764 ,  A61F13/15577 ,  A61F13/15699 ,  A61F13/15723 ,  A61F13/15756 ,  B65H19/1836

摘要： The present invention provides machinery used to create products (for instance disposable products). The machinery is operated at high speed, with the machine occupying a small footprint. Materials can be fed into the manufacturing process vertically (from above or below), using assembly stations to feed completed components into the system at appropriate stations. Additionally, restocking of raw components can be accomplished by robotic means of transferring the raw material from staging areas into infeeding or splicing stations, without the need for human operators.

摘要翻译： 本发明提供用于制造产品（例如一次性产品）的机械。 机器高速运转，机器占地面积小。 材料可以垂直（从上或下）进料到制造过程中，使用组装工位将合适的部件送入系统。 另外，原始部件的补充可以通过将原料从分段区域转移到进料或拼接站中的机器人手段来实现，而不需要人为操作者。

公开(公告)号：US20090045921A1

公开(公告)日：2009-02-19

申请号：US11893679

申请日：2007-08-16

申请人： Christopher J. Nelson ,  Kirk B. Bierach

发明人： Christopher J. Nelson ,  Kirk B. Bierach

IPC分类号： H04Q5/22

CPC分类号： G06K7/0008 ,  G06K7/10297

摘要： A system and method for communicating with contactless IC cards of multiple protocols includes transmitting an IC card polling signal and receiving a data transmission from an IC card. A processor is configured to determine whether or not a data transmission is received in response to the polling signal. The processor is configured to decode the data transmission in real-time if it is received in response to the polling signal. The processor is otherwise configured to first store the received data transmission in a memory and then decode the stored data transmission.

摘要翻译： 用于与多个协议的非接触IC卡通信的系统和方法包括发送IC卡轮询信号并从IC卡接收数据传输。 处理器被配置为确定响应于轮询信号是否接收到数据传输。 处理器被配置为如果响应于轮询信号而被接收则实时地解码数据传输。 处理器被配置为首先将接收到的数据传输存储在存储器中，然后对存储的数据传输进行解码。

公开(公告)号：US09566193B2

公开(公告)日：2017-02-14

申请号：US13404905

申请日：2012-02-24

申请人： Robert E. Andrews ,  Jeffrey W. Fritz ,  Gottfried Jason Hohm ,  Adam D. DeNoble ,  Tyler W. Pagel ,  Christopher A. Schwartz ,  Christopher J. Nelson ,  Darren R. Horness ,  Alan J. Rabe ,  Sean P. Follen ,  Brian G. Jankuski

发明人： Robert E. Andrews ,  Jeffrey W. Fritz ,  Gottfried Jason Hohm ,  Adam D. DeNoble ,  Tyler W. Pagel ,  Christopher A. Schwartz ,  Christopher J. Nelson ,  Darren R. Horness ,  Alan J. Rabe ,  Sean P. Follen ,  Brian G. Jankuski

IPC分类号： A61F13/15

CPC分类号： A61F13/15764 ,  A61F13/15577 ,  A61F13/15699 ,  A61F13/15723 ,  A61F13/15756 ,  B65H19/1836

摘要： The present invention provides machinery used to create products (for instance disposable products). The machinery is operated at high speed, with the machine occupying a small footprint. Materials can be fed into the manufacturing process vertically (from above or below), using assembly stations to feed completed components into the system at appropriate stations. Additionally, restocking of raw components can be accomplished by robotic means of transferring the raw material from staging areas into infeeding or splicing stations, without the need for human operators.

摘要翻译： 本发明提供用于制造产品（例如一次性产品）的机械。 机器高速运转，机器占地面积小。 材料可以垂直（从上或下）进料到制造过程中，使用组装工位将合适的部件送入系统。 另外，原始部件的补充可以通过将原料从分段区域转移到进料或拼接站中的机器人手段来实现，而不需要人为操作者。

公开(公告)号：US08843794B2

公开(公告)日：2014-09-23

申请号：US13625744

申请日：2012-09-24

申请人： Christopher J. Nelson ,  Tak M. Mak ,  David J. Zimmerman ,  Pete D. Vogt

发明人： Christopher J. Nelson ,  Tak M. Mak ,  David J. Zimmerman ,  Pete D. Vogt

IPC分类号： G01R31/28 ,  G06F11/00 ,  G06F13/42 ,  G01R31/00 ,  G06F13/00 ,  G01R31/317 ,  G11C29/02 ,  G01R31/3187 ,  G06F11/34 ,  G11C7/10 ,  G11C29/12 ,  H04L1/24 ,  G01R31/3177 ,  G01R31/3181 ,  G11C29/32

CPC分类号： G01R31/31716 ,  G01R31/31713 ,  G01R31/3177 ,  G01R31/3181 ,  G01R31/3187 ,  G06F11/3485 ,  G11C7/10 ,  G11C29/02 ,  G11C29/022 ,  G11C29/1201 ,  G11C29/32 ,  H04L1/243

摘要： Techniques and mechanisms for evaluating I/O buffer circuits. In an embodiment, test rounds are performed for a device including the I/O buffer circuits, each of the test rounds comprising a respective loop-back test for each of the I/O buffer circuits. Each of the test rounds corresponds to a different respective delay between a transmit clock signal and a receive clock signal. In another embodiment, a first test round indicates a failure condition for at least one I/O buffer circuit and a second test round indicates the failure condition for each of the I/O buffer circuits. Evaluation of the I/O buffer circuits determines whether the device satisfies a test condition, where the determining is based on a difference between the delay corresponding to the first test round and the delay corresponding to the second test round.

摘要翻译： 用于评估I / O缓冲电路的技术和机制。 在一个实施例中，对包括I / O缓冲器电路的设备执行测试轮，每个测试轮包括对于每个I / O缓冲器电路的相应回环测试。 每个测试轮对应于发送时钟信号和接收时钟信号之间的不同的相应延迟。 在另一个实施例中，第一测试轮指示至少一个I / O缓冲器电路的故障条件，第二测试轮指示每个I / O缓冲电路的故障条件。 I / O缓冲电路的评估确定装置是否满足测试条件，其中确定是基于与第一测试轮对应的延迟与对应于第二测试轮的延迟之间的差。

公开(公告)号：US20140089752A1

公开(公告)日：2014-03-27

申请号：US13625744

申请日：2012-09-24

申请人： Christopher J. Nelson ,  Tak M. Mak ,  David J. Zimmerman ,  Pete D. Vogt

发明人： Christopher J. Nelson ,  Tak M. Mak ,  David J. Zimmerman ,  Pete D. Vogt

IPC分类号： G01R31/3177

CPC分类号： G01R31/31716 ,  G01R31/31713 ,  G01R31/3177 ,  G01R31/3181 ,  G01R31/3187 ,  G06F11/3485 ,  G11C7/10 ,  G11C29/02 ,  G11C29/022 ,  G11C29/1201 ,  G11C29/32 ,  H04L1/243

摘要： Techniques and mechanisms for evaluating I/O buffer circuits. In an embodiment, test rounds are performed for a device including the I/O buffer circuits, each of the test rounds comprising a respective loop-back test for each of the I/O buffer circuits. Each of the test rounds corresponds to a different respective delay between a transmit clock signal and a receive clock signal. In another embodiment, a first test round indicates a failure condition for at least one I/O buffer circuit and a second test round indicates the failure condition for each of the I/O buffer circuits. Evaluation of the I/O buffer circuits determines whether the device satisfies a test condition, where the determining is based on a difference between the delay corresponding to the first test round and the delay corresponding to the second test round.

摘要翻译： 用于评估I / O缓冲电路的技术和机制。 在一个实施例中，对包括I / O缓冲器电路的设备执行测试轮，每个测试轮包括对于每个I / O缓冲器电路的相应回环测试。 每个测试轮对应于发送时钟信号和接收时钟信号之间的不同的相应延迟。 在另一个实施例中，第一测试轮指示至少一个I / O缓冲器电路的故障条件，第二测试轮指示每个I / O缓冲电路的故障条件。 I / O缓冲电路的评估确定装置是否满足测试条件，其中确定是基于与第一测试轮对应的延迟与对应于第二测试轮的延迟之间的差。

公开(公告)号：US08624710B2

公开(公告)日：2014-01-07

申请号：US11893678

申请日：2007-08-16

申请人： Christopher J. Nelson ,  Scott E. Lindley

发明人： Christopher J. Nelson ,  Scott E. Lindley

IPC分类号： H04Q5/22

CPC分类号： G06K7/0008 ,  G06K7/10217

摘要： A system and method for communicating with contactless IC cards of multiple protocols and power levels includes generating a first alternating magnetic field with an interrogator for energizing a proximate IC card and receiving a data transmission from the IC card. A processor of the interrogator is configured to decode the received data transmission. The interrogator then generates a second alternating magnetic field having a different magnetic field strength than the first alternating magnetic field when failing to decode the data transmission being received from the IC card. The processor then attempts to decode a data transmission received from the IC card in response to the second alternating magnetic field.

摘要翻译： 用于与多个协议和功率电平的非接触式IC卡进行通信的系统和方法包括：用询问器生成第一交变磁场，用于激励邻近的IC卡并从IC卡接收数据传输。 询问器的处理器被配置为对接收的数据传输进行解码。 然后当不能解码从IC卡接收的数据传输时，询问器产生具有与第一交变磁场不同的磁场强度的第二交变磁场。 然后处理器响应于第二交变磁场尝试对从IC卡接收的数据传输进行解码。

公开(公告)号：US07294031B1

公开(公告)日：2007-11-13

申请号：US11586191

申请日：2006-10-25

申请人： Richard A. Davis ,  Christopher J. Nelson

发明人： Richard A. Davis ,  Christopher J. Nelson

IPC分类号： B63H23/36

CPC分类号： B63H5/16 ,  B63B39/061 ,  B63H5/10 ,  B63H5/125 ,  B63H21/305 ,  B63H2005/1256

摘要： A marine vessel and drive combination has upper and lower mounting plates mounting a marine propulsion device to a hull at an opening with a sealing grommet.

摘要翻译： 海上船舶和驱动组合具有上和下安装板，其在具有密封垫圈的开口处将船用推进装置安装到船体上。

公开(公告)号：US06693436B1

公开(公告)日：2004-02-17

申请号：US09471638

申请日：1999-12-23

申请人： Christopher J. Nelson

发明人： Christopher J. Nelson

IPC分类号： G01R3126

CPC分类号： G01R31/31922

摘要： An output-relative signal receiver to test an integrated circuit that provides an output-relative data signal. The output-relative signal receiver receives the output-relative data signal and a corresponding output strobe signal from an integrated circuit device and produces a test strobe signal derived from the output strobe signal. The test strobe signal is used to test a feature of the integrated circuit device indicated by the output-relative data signal.

摘要翻译： 一种输出相关信号接收器，用于测试提供输出相关数据信号的集成电路。 输出相对信号接收器从集成电路装置接收输出相关数据信号和对应的输出选通信号，并产生从输出选通信号导出的测试选通信号。 测试选通信号用于测试由输出相对数据信号指示的集成电路装置的特征。

公开(公告)号：US20150187410A1

公开(公告)日：2015-07-02

申请号：US14142809

申请日：2013-12-28

申请人： Christopher J Nelson ,  David J Zimmerman

发明人： Christopher J Nelson ,  David J Zimmerman

IPC分类号： G11C11/4096

CPC分类号： G11C29/48 ,  G11C11/401

摘要： A test interface mode over general purpose input/output peripheral connectors of a multichip package (MCP) or system in package (SIP) for an integrated device chip having a wide functional interface. The wide functional interface has more signals than there are available external connectors on the SIP package. Logic in the SIP package includes selection logic to select one or more portions of the wide functional interface to test in a given cycle. Logic in the SIP package multiplexes peripheral connectors as a test interface for the device chip, instead of dedicating connectors on the SIP package for a direct access test interface.

摘要翻译： 用于集成器件芯片的多芯片封装（MCP）或封装（SIP）系统的通用输入/输出外设连接器的测试接口模式，具有广泛的功能接口。 广泛的功能界面具有比SIP包上可用的外部连接器更多的信号。 SIP包中的逻辑包括选择逻辑，用于选择宽功能接口的一个或多个部分以在给定周期内进行测试。 SIP封装中的逻辑将外围连接器多路复用为器件芯片的测试接口，而不是将SIP连接器专用于直接访问测试接口。