公开(公告)号：US08193559B2

公开(公告)日：2012-06-05

申请号：US13081642

申请日：2011-04-07

申请人： Oliver Haeberlen ,  Walter Rieger ,  Martin Vielemeyer ,  Lutz Goergens ,  Martin Poelzl ,  Milko Paolucci ,  Johannes Schoiswohl ,  Joachim Krumrey ,  Sonja Krumrey, legal representative

发明人： Oliver Haeberlen ,  Walter Rieger ,  Martin Vielemeyer ,  Lutz Goergens ,  Martin Poelzl ,  Milko Paolucci ,  Johannes Schoiswohl ,  Joachim Krumrey

IPC分类号： H01L29/66

CPC分类号： H01L23/495 ,  H01L21/823418 ,  H01L21/823475 ,  H01L21/823487 ,  H01L21/823814 ,  H01L21/823871 ,  H01L21/823885 ,  H01L23/492 ,  H01L23/49524 ,  H01L23/49562 ,  H01L24/40 ,  H01L24/41 ,  H01L24/48 ,  H01L24/73 ,  H01L27/088 ,  H01L27/092 ,  H01L27/0922 ,  H01L28/40 ,  H01L29/04 ,  H01L29/0653 ,  H01L29/0856 ,  H01L29/407 ,  H01L29/41 ,  H01L29/41741 ,  H01L29/4175 ,  H01L29/41766 ,  H01L29/66734 ,  H01L29/7803 ,  H01L29/7806 ,  H01L29/7809 ,  H01L29/781 ,  H01L29/7811 ,  H01L29/7813 ,  H01L29/7827 ,  H01L29/7835 ,  H01L2224/40247 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/73219 ,  H01L2224/73221 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/10329 ,  H01L2924/12032 ,  H01L2924/12036 ,  H01L2924/1305 ,  H01L2924/1306 ,  H01L2924/13062 ,  H01L2924/13064 ,  H01L2924/13091 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/19104 ,  H01L2924/30105 ,  H01L2924/30107 ,  H01L2224/45099 ,  H01L2924/00 ,  H01L2224/37099

摘要： One aspect is monolithic semiconductor switches and method for manufacturing. One embodiment provides a semiconductor die with a first n-type channel FET and a second n-type channel FET. A source of the first n-type channel FET and a drain of the second n-type channel FET are electrically coupled to at least one contact area at a first side of the semiconductor die, respectively. A drain of the first n-type channel FET, a gate of the first n-type channel FET, a source of the second n-type channel FET and the gate of the second n-type channel FET are electrically coupled to contact areas at a second side of the semiconductor die opposite to the first side, respectively. The contact areas of the drain of the first n-type channel FET, of the gate of the first n-type channel FET, of the source of the second n-type channel FET and of the gate of the second n-type channel FET are electrically separated from each other, respectively.

摘要翻译： 一个方面是单片半导体开关和制造方法。 一个实施例提供具有第一n型沟道FET和第二n型沟道FET的半导体管芯。 第一n型沟道FET的源极和第二n型沟道FET的漏极分别电耦合到半导体管芯的第一侧的至少一个接触区域。 第一n型沟道FET的漏极，第一n型沟道FET的栅极，第二n型沟道FET的源极和第二n型沟道FET的栅极电耦合到接触区域 半导体管芯的与第一侧相对的第二侧。 第一n型沟道FET的漏极，第一n型沟道FET的栅极，第二n型沟道FET的源极和第二n型沟道FET的栅极的接触面积 分别电分离。

公开(公告)号：US20120025303A1

公开(公告)日：2012-02-02

申请号：US13270253

申请日：2011-10-11

申请人： Franz Hirler ,  Walter Rieger ,  Andrew Wood ,  Mathias Born ,  Ralf Siemieniec ,  Jan Ropohl ,  Martin Poelzl ,  Oliver Blank ,  Uli Hiller ,  Oliver Haeberlen ,  Rudolf Zelsacher ,  Maximilian Roesch ,  Joachim Krumrey

发明人： Franz Hirler ,  Walter Rieger ,  Andrew Wood ,  Mathias Born ,  Ralf Siemieniec ,  Jan Ropohl ,  Martin Poelzl ,  Oliver Blank ,  Uli Hiller ,  Oliver Haeberlen ,  Rudolf Zelsacher ,  Maximilian Roesch ,  Joachim Krumrey

IPC分类号： H01L29/78 ,  H01L21/31

CPC分类号： H01L29/7813 ,  H01L29/407 ,  H01L29/42376 ,  H01L29/456 ,  H01L29/66727 ,  H01L29/66734 ,  H01L29/7811

摘要： In one embodiment, a field effect transistor has a semiconductor body, a drift region of a first conductivity type and a gate electrode. At least one trench extends into the drift region. A field plate is arranged at least in a portion of the at least one trench. A dielectric material at least partially surrounds both the gate electrode and the field plate. The field plate includes a first semiconducting material.

摘要翻译： 在一个实施例中，场效应晶体管具有半导体本体，第一导电类型的漂移区和栅电极。 至少一个沟槽延伸到漂移区域中。 至少在所述至少一个沟槽的一部分中布置场板。 绝缘材料至少部分地围绕栅电极和场板两者。 场板包括第一半导体材料。

公开(公告)号：US20110272761A1

公开(公告)日：2011-11-10

申请号：US13183872

申请日：2011-07-15

申请人： Oliver Haeberlen ,  Joachim Krumrey ,  Franz Hirler ,  Walter Rieger

发明人： Oliver Haeberlen ,  Joachim Krumrey ,  Franz Hirler ,  Walter Rieger

IPC分类号： H01L29/78

CPC分类号： H01L29/7813 ,  H01L21/26586 ,  H01L27/0629 ,  H01L29/0623 ,  H01L29/0834 ,  H01L29/086 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/404 ,  H01L29/407 ,  H01L29/41766 ,  H01L29/42368 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/66727 ,  H01L29/66734 ,  H01L29/7397 ,  H01L29/7803 ,  H01L29/7805

摘要： A semiconductor device includes a source metallization, a source region of a first conductivity type in contact with the source metallization, a body region of a second conductivity type which is adjacent to the source region. The semiconductor device further includes a first field-effect structure including a first insulated gate electrode and a second field-effect structure including a second insulated gate electrode which is electrically connected to the source metallization. The capacitance per unit area between the second insulated gate electrode and the body region is larger than the capacitance per unit area between the first insulated gate electrode and the body region.

摘要翻译： 半导体器件包括源极金属化，与源极金属化接触的第一导电类型的源极区域，与源极区域相邻的第二导电类型的主体区域。 半导体器件还包括第一场效应结构，其包括第一绝缘栅电极和第二场效应结构，第二场效应结构包括与源极金属化电连接的第二绝缘栅电极。 第二绝缘栅电极和体区之间的每单位面积的电容大于第一绝缘栅极与体区之间的每单位面积的电容。

公开(公告)号：US20110210377A1

公开(公告)日：2011-09-01

申请号：US12713336

申请日：2010-02-26

申请人： Oliver Haeberlen ,  Walter Rieger

发明人： Oliver Haeberlen ,  Walter Rieger

IPC分类号： H01L29/778 ,  H01L21/335

CPC分类号： H01L29/7787 ,  H01L27/0605 ,  H01L27/085 ,  H01L29/1066 ,  H01L29/2003 ,  H01L29/201 ,  H01L29/205 ,  H01L29/41766 ,  H01L29/42316 ,  H01L29/432 ,  H01L29/66462 ,  H01L29/7786

摘要： A semiconductor device is described. In one embodiment, the device includes a Group-III nitride channel layer and a Group-III nitride barrier layer on the Group-III nitride channel layer, wherein the Group-III nitride barrier layer includes a first portion and a second portion, the first portion having a thickness less than the second portion. A p-doped Group-III nitride gate layer section is arranged at least on the first portion of the Group-III nitride barrier layer and a gate contact formed on the p-doped Group-III nitride gate layer.

摘要翻译： 描述半导体器件。 在一个实施例中，该器件包括III族氮化物沟道层上的III族氮化物沟道层和III族氮化物阻挡层，其中III族氮化物阻挡层包括第一部分和第二部分，第一部分 部分具有小于第二部分的厚度。 至少在III族氮化物阻挡层的第一部分和形成在p掺杂III族氮化物栅极层上的栅极接触上布置p掺杂的III族氮化物栅极层部分。

公开(公告)号：US20100078707A1

公开(公告)日：2010-04-01

申请号：US12241925

申请日：2008-09-30

申请人： Oliver Haeberlen ,  Joachim Krumrey ,  Franz Hirler ,  Walter Rieger

发明人： Oliver Haeberlen ,  Joachim Krumrey ,  Franz Hirler ,  Walter Rieger

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L29/7813 ,  H01L21/26586 ,  H01L27/0629 ,  H01L29/0623 ,  H01L29/0834 ,  H01L29/086 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/404 ,  H01L29/407 ,  H01L29/41766 ,  H01L29/42368 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/66727 ,  H01L29/66734 ,  H01L29/7397 ,  H01L29/7803 ,  H01L29/7805

摘要： A semiconductor device includes a source metallization, a source region of a first conductivity type in contact with the source metallization, a body region of a second conductivity type which is adjacent to the source region. The semiconductor device further includes a first field-effect structure including a first insulated gate electrode and a second field-effect structure including a second insulated gate electrode which is electrically connected to the source metallization. The capacitance per unit area between the second insulated gate electrode and the body region is larger than the capacitance per unit area between the first insulated gate electrode and the body region.

摘要翻译： 半导体器件包括源极金属化，与源极金属化接触的第一导电类型的源极区域，与源极区域相邻的第二导电类型的主体区域。 半导体器件还包括第一场效应结构，其包括第一绝缘栅电极和第二场效应结构，第二场效应结构包括与源极金属化电连接的第二绝缘栅电极。 第二绝缘栅电极和体区之间的每单位面积的电容大于第一绝缘栅极与体区之间的每单位面积的电容。

公开(公告)号：US07233059B2

公开(公告)日：2007-06-19

申请号：US10850157

申请日：2004-05-20

申请人： Nikolaus Bott ,  Oliver Haeberlen ,  Manfred Kotek ,  Joost Larik ,  Josef Maerz ,  Ralf Otremba

发明人： Nikolaus Bott ,  Oliver Haeberlen ,  Manfred Kotek ,  Joost Larik ,  Josef Maerz ,  Ralf Otremba

IPC分类号： H01L23/02 ,  H01L23/053 ,  H01L23/12 ,  H01L23/48 ,  H01L23/52

CPC分类号： H01L23/3192 ,  H01L24/05 ,  H01L25/16 ,  H01L2924/13091 ,  H01L2924/181 ,  H01L2924/00

摘要： The invention relates to a vertical arrangement of at least two semiconductor components which are electrically insulated from one another by at least one passivation layer. The invention likewise relates to a method for fabricating such a semiconductor arrangement. A semiconductor arrangement is specified in which, inter alia, the risk of cracking at the metallization edges, for example, caused by thermomechanical loading, is reduced and the fabrication-dictated high content of radical hydrogen is minimized. Furthermore, a method for fabricating such a semiconductor arrangement is specified.

摘要翻译： 本发明涉及通过至少一个钝化层彼此电绝缘的至少两个半导体部件的垂直布置。 本发明同样涉及制造这种半导体装置的方法。 规定了一种半导体装置，其中特别地，例如由热机械载荷引起的金属化边缘处的开裂风险降低，制造规定的高含量的自由基氢被最小化。 此外，规定了制造这种半导体装置的方法。

公开(公告)号：US08946767B2

公开(公告)日：2015-02-03

申请号：US13487999

申请日：2012-06-04

申请人： Oliver Haeberlen ,  Walter Rieger ,  Martin Vielemeyer ,  Lutz Goergens ,  Martin Poelzl ,  Milko Paolucci ,  Johannes Schoiswohl ,  Sonja Krumrey

发明人： Oliver Haeberlen ,  Walter Rieger ,  Martin Vielemeyer ,  Lutz Goergens ,  Martin Poelzl ,  Milko Paolucci ,  Johannes Schoiswohl ,  Joachim Krumrey

IPC分类号： H01L29/66 ,  H01L29/417 ,  H01L29/78 ,  H01L21/8238 ,  H01L49/02 ,  H01L23/492 ,  H01L23/00 ,  H01L23/495 ,  H01L27/092 ,  H01L27/088 ,  H01L21/8234 ,  H01L29/08 ,  H01L29/41 ,  H01L29/06 ,  H01L29/04 ,  H01L29/40

CPC分类号： H01L23/495 ,  H01L21/823418 ,  H01L21/823475 ,  H01L21/823487 ,  H01L21/823814 ,  H01L21/823871 ,  H01L21/823885 ,  H01L23/492 ,  H01L23/49524 ,  H01L23/49562 ,  H01L24/40 ,  H01L24/41 ,  H01L24/48 ,  H01L24/73 ,  H01L27/088 ,  H01L27/092 ,  H01L27/0922 ,  H01L28/40 ,  H01L29/04 ,  H01L29/0653 ,  H01L29/0856 ,  H01L29/407 ,  H01L29/41 ,  H01L29/41741 ,  H01L29/4175 ,  H01L29/41766 ,  H01L29/66734 ,  H01L29/7803 ,  H01L29/7806 ,  H01L29/7809 ,  H01L29/781 ,  H01L29/7811 ,  H01L29/7813 ,  H01L29/7827 ,  H01L29/7835 ,  H01L2224/40247 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/73219 ,  H01L2224/73221 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/10329 ,  H01L2924/12032 ,  H01L2924/12036 ,  H01L2924/1305 ,  H01L2924/1306 ,  H01L2924/13062 ,  H01L2924/13064 ,  H01L2924/13091 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/19104 ,  H01L2924/30105 ,  H01L2924/30107 ,  H01L2224/45099 ,  H01L2924/00 ,  H01L2224/37099

摘要： A semiconductor device and method are disclosed. One embodiment provides a semiconductor die with a first n-type channel FET and a second n-type channel FET. A source of the first n-type channel FET and a drain of the second n-type channel FET are electrically coupled to at least one contact area at a first side. A drain of the first n-type channel FET, a gate of the first n-type channel FET, a source of the second n-type channel FET and the gate of the second n-type channel FET are electrically coupled to contact areas at a second side. Contact areas of the first n-type channel FET and the second n-type channel FET are electrically separated from each other.

摘要翻译： 公开了半导体器件和方法。 一个实施例提供具有第一n型沟道FET和第二n型沟道FET的半导体管芯。 第一n型沟道FET的源极和第二n型沟道FET的漏极电耦合到第一侧的至少一个接触区域。 第一n型沟道FET的漏极，第一n型沟道FET的栅极，第二n型沟道FET的源极和第二n型沟道FET的栅极电耦合到接触区域 第二面。 第一n型沟道FET和第二n型沟道FET的接触区域彼此电分离。

公开(公告)号：US08188482B2

公开(公告)日：2012-05-29

申请号：US12341370

申请日：2008-12-22

申请人： Michael Treu ,  Kathrin Rueschenschmidt ,  Oliver Haeberlen ,  Franz Auerbach

发明人： Michael Treu ,  Kathrin Rueschenschmidt ,  Oliver Haeberlen ,  Franz Auerbach

IPC分类号： H01L29/12

CPC分类号： H01L29/1608 ,  H01L29/1058 ,  H01L29/1066 ,  H01L29/66068 ,  H01L29/66901 ,  H01L29/66909 ,  H01L29/808 ,  H01L29/8083

摘要： One aspect includes a semiconductor device with self-aligned contacts, integrated circuit and manufacturing method. One embodiment provides gate control structures. Each of the gate control structures is configured to control the conductivity of a channel region within a silicon carbide substrate by field effect. A contact hole is self-aligned to opposing sidewalls of adjacent gate control structures by intermediate spacers.

摘要翻译： 一个方面包括具有自对准触点的半导体器件，集成电路和制造方法。 一个实施例提供了门控制结构。 每个栅极控制结构被配置为通过场效应来控制碳化硅衬底内的沟道区的导电性。 接触孔通过中间间隔件自对准到相邻栅极控制结构的相对侧壁。

公开(公告)号：US07943955B2

公开(公告)日：2011-05-17

申请号：US12360263

申请日：2009-01-27

申请人： Oliver Haeberlen ,  Walter Rieger ,  Lutz Goergens ,  Martin Poelzl ,  Johannes Schoiswohl ,  Joachim Krumrey

发明人： Oliver Haeberlen ,  Walter Rieger ,  Lutz Goergens ,  Martin Poelzl ,  Johannes Schoiswohl ,  Joachim Krumrey

IPC分类号： H01L29/66

CPC分类号： H01L29/7813 ,  H01L21/823418 ,  H01L21/823475 ,  H01L21/823487 ,  H01L21/823814 ,  H01L21/823871 ,  H01L21/823885 ,  H01L23/492 ,  H01L23/49524 ,  H01L23/49562 ,  H01L24/40 ,  H01L24/41 ,  H01L24/48 ,  H01L24/73 ,  H01L27/088 ,  H01L27/092 ,  H01L27/0922 ,  H01L29/04 ,  H01L29/0856 ,  H01L29/407 ,  H01L29/4175 ,  H01L29/41766 ,  H01L29/66734 ,  H01L29/7806 ,  H01L29/781 ,  H01L29/7827 ,  H01L29/7835 ,  H01L2224/40245 ,  H01L2224/451 ,  H01L2224/48247 ,  H01L2224/73219 ,  H01L2224/73221 ,  H01L2224/84801 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01015 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/10329 ,  H01L2924/12032 ,  H01L2924/1305 ,  H01L2924/1306 ,  H01L2924/13062 ,  H01L2924/13064 ,  H01L2924/13091 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/19104 ,  H01L2924/30105 ,  H01L2924/30107 ,  H01L2924/00 ,  H01L2224/05599 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2224/37099

摘要： One aspect is monolithic semiconductor switches and method for manufacturing. One embodiment provides one semiconductor die with a first and a second FET. One of source/drain of the first FET and one of source/drain of the second FET are electrically coupled to at least one contact area at a first side of one semiconductor die, respectively. The other one of source/drain of the first FET, a gate of the first FET, the other one of source/drain of the second FET and the gate of the second FET are electrically coupled to contact areas at a second side of the one semiconductor die opposite to the first side, respectively. The contact areas of the other one of source/drain of the first FET, of the gate of the first FET, of the other one of source/drain of the second FET and of the gate of the second FET are electrically separated from each other, respectively.

摘要翻译： 一个方面是单片半导体开关和制造方法。 一个实施例提供具有第一和第二FET的一个半导体管芯。 第一FET的源极/漏极之一和第二FET的源极/漏极之一分别电耦合到一个半导体晶粒的第一侧上的至少一个接触区域。 第一FET的源极/漏极中的另一个，第一FET的栅极，第二FET的源极/漏极和第二FET的栅极中的另一个电耦合到第一FET的第二侧的接触区域 半导体管芯分别与第一侧相对。 第一FET的源极/漏极，第一FET的栅极，第二FET的源极/漏极和第二FET的栅极之间的另一个的接触区域彼此电分离 ， 分别。

公开(公告)号：US20110101451A1

公开(公告)日：2011-05-05

申请号：US12984934

申请日：2011-01-05

申请人： Anton Mauder ,  Stefan Sedlmaier ,  Ralf Erichsen ,  Hans Weber ,  Oliver Haeberlen ,  Franz Hirler

发明人： Anton Mauder ,  Stefan Sedlmaier ,  Ralf Erichsen ,  Hans Weber ,  Oliver Haeberlen ,  Franz Hirler

IPC分类号： H01L29/78

CPC分类号： H01L29/7813 ,  H01L21/76224 ,  H01L27/0629 ,  H01L29/0646 ,  H01L29/0653 ,  H01L29/0878 ,  H01L29/407 ,  H01L29/66734 ,  H01L29/7804

摘要： A semiconductor component having a semiconductor body having a first and a second side, an edge and an edge region adjacent to the edge in a lateral direction is described.

摘要翻译： 描述了具有半导体本体的半导体部件，该半导体本体具有第一和第二侧面，边缘和与横向方向上的边缘相邻的边缘区域。