利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

35 条记录 (耗时 0.013 秒)

    CAPACITY REGISTER FILE
    4.
    发明申请
    CAPACITY REGISTER FILE 有权
    容量寄存器文件

    公开(公告)号：US20090150649A1

    公开(公告)日：2009-06-11

    申请号：US11953444

    申请日：2007-12-10

    申请人： Jaume Abella ,  Javier Carretero Casado ,  Pedro Chaparro Monferrer ,  Xavier Vera

    发明人： Jaume Abella ,  Javier Carretero Casado ,  Pedro Chaparro Monferrer ,  Xavier Vera

    IPC分类号： G06F9/30

    CPC分类号： G11C8/04 ,  G06F9/30112 ,  G06F9/3012 ,  G06F9/30141 ,  G06F9/384

    摘要： An apparatus for storing X-bit digitized data, the register file comprising: a plurality of registers each register configured for storing X bits, wherein each register is partitioned into Y sub-registers such that each sub-register stores at least X/Y bits, and wherein at least one extra X/Y-bit sub-register is incorporated in each register to provide redundancy in the number of sub-registers for a total of at least Y+1 sub-registers per register, so that if a first sub-register in a first register includes faulty bits, data destined for storage in the first sub-register is stored in a second sub-register, in the first register, that does not include faulty bits.

    摘要翻译： 一种用于存储X位数字化数据的装置，所述寄存器文件包括：多个寄存器，每个寄存器被配置用于存储X位，其中每个寄存器被划分为Y个子寄存器，使得每个子寄存器至少存储X / Y位 ，并且其中在每个寄存器中并入至少一个额外的X / Y位子寄存器，以为每个寄存器总共至少Y + 1个子寄存器提供子寄存器数量的冗余，使得如果第一 第一寄存器中的子寄存器包括有故障位，第一子寄存器中存储的数据存储在第一寄存器中，不包括错误位。

    Microarchitecture control for thermoelectric cooling
    6.
    发明授权
    Microarchitecture control for thermoelectric cooling 有权
    微结构控制用于热电冷却

    公开(公告)号：US08209989B2

    公开(公告)日：2012-07-03

    申请号：US11694788

    申请日：2007-03-30

    申请人： Pedro Chaparro Monferrer ,  Jose Gonzalez ,  Gregory Martin Chrysler

    发明人： Pedro Chaparro Monferrer ,  Jose Gonzalez ,  Gregory Martin Chrysler

    IPC分类号： F25B21/02

    CPC分类号： F25B21/02 ,  F25B2321/021 ,  F25D2700/16 ,  H01L23/34 ,  H01L23/38 ,  H01L2924/0002 ,  H01L2924/00

    摘要： An integrated circuit is cooled by microarchitecture controlled Peltier effect cooling. In one embodiment, a temperature sensor thermally coupled to at least a portion of the integrated circuit of a die is adapted to provide an output as a function of the temperature of an integrated circuit portion. Operation of a thermoelectric cooler thermally coupled to the integrated circuit portion is controlled as a function of the sensor output, wherein a controller of the integrated circuit controls the thermal electric cooler. Other embodiments are described and claimed.

    摘要翻译： 集成电路通过微架构控制的Peltier效应冷却来冷却。 在一个实施例中，热耦合到管芯的集成电路的至少一部分的温度传感器适于提供作为集成电路部分的温度的函数的输出。 热耦合到集成电路部分的热电冷却器的操作作为传感器输出的函数被控制，其中集成电路的控制器控制热电冷却器。 描述和要求保护其他实施例。

    MICROARCHITECTURE CONTROLLER FOR THIN-FILM THERMOELECTRIC COOLING
    8.
    发明申请
    MICROARCHITECTURE CONTROLLER FOR THIN-FILM THERMOELECTRIC COOLING 有权
    薄膜热电冷却微晶控制器

    公开(公告)号：US20080310099A1

    公开(公告)日：2008-12-18

    申请号：US11764412

    申请日：2007-06-18

    申请人： PEDRO CHAPARRO MONFERRER ,  Jose Gonzalez

    发明人： PEDRO CHAPARRO MONFERRER ,  Jose Gonzalez

    IPC分类号： H05K7/20

    CPC分类号： G05D23/19 ,  G06F1/32 ,  H01L23/34 ,  H01L23/38 ,  H01L2924/0002 ,  H01L2924/00

    摘要： A device having multiple cores executes an algorithm to control Thin-Film Thermoelectric Coolers (TFTEC) that employ the Peltier effect to remove heat from the various cores of the multi-core processor. The algorithms may combine Thread Migration (TM) and Dynamic Voltage/Frequency Scaling (DVFS) to provide Dynamic Thermal Management (DTM) and TFTEC control.

    摘要翻译： 具有多个核的装置执行一种算法来控制采用珀尔帖效应的薄膜热电冷却器（TFTEC），以从多核处理器的各种核心去除热量。 这些算法可以组合线程迁移（TM）和动态电压/频率缩放（DVFS）来提供动态热管理（DTM）和TFTEC控制。

    Meeting point thread characterization
    9.
    发明申请
    Meeting point thread characterization 有权
    汇点线程表征

    公开(公告)号：US20080222466A1

    公开(公告)日：2008-09-11

    申请号：US11714938

    申请日：2007-03-07

    申请人： Antonio Gonzalez ,  Qiong Cai ,  Jose Gonzalez ,  Pedro Chaparro ,  Grigorios Magklis ,  Ryan Rakvic

    发明人： Antonio Gonzalez ,  Qiong Cai ,  Jose Gonzalez ,  Pedro Chaparro ,  Grigorios Magklis ,  Ryan Rakvic

    IPC分类号： G01R31/28

    CPC分类号： G06F9/52 ,  G06F11/3404 ,  G06F11/3495

    摘要： An apparatus associated with identifying a critical thread based on information gathered during meeting point processing is provided. One embodiment of the apparatus may include logic to selectively update meeting point counts for threads upon determining that they have arrived at a meeting point. The embodiment may also include logic to periodically identify which thread in a set of threads is a critical thread. The critical thread may be the slowest thread and criticality may be determined by examining meeting point counts. The embodiment may also include logic to selectively manipulate a configurable attribute of the critical thread and/or core upon which the critical thread will run.

    摘要翻译： 提供了一种基于在会议点处理期间收集的信息来识别关键线程的装置。 设备的一个实施例可以包括用于在确定它们已经到达会议点时选择性地更新线程的会议点计数的逻辑。 该实施例还可以包括用于周期性地识别一组线程中的哪个线程是关键线程的逻辑。 关键线程可能是最慢的线程，临界点可以通过检查会议点数来确定。 该实施例还可以包括选择性地操纵关键线程和/或核心的可配置属性的逻辑，关键线程将在其上运行。