公开(公告)号：US20100308403A1

公开(公告)日：2010-12-09

申请号：US12857432

申请日：2010-08-16

申请人： Se-Aug Jang ,  Hong-Seon Yang ,  Heung-Jae Cho ,  Min-Gyu Sung ,  Tae-Yoon Kim ,  Sook-Joo Kim

发明人： Se-Aug Jang ,  Hong-Seon Yang ,  Heung-Jae Cho ,  Min-Gyu Sung ,  Tae-Yoon Kim ,  Sook-Joo Kim

IPC分类号： H01L29/78

CPC分类号： H01L29/66666 ,  H01L27/10808 ,  H01L27/10876 ,  H01L27/10891 ,  H01L29/4966 ,  H01L29/7827

摘要： A semiconductor device including vertical channel transistor and a method for forming the transistor, which can significantly decrease the resistance of a word line is provided. A vertical channel transistor includes a substrate including pillars each of which has a lower portion corresponding to a channel region. A gate insulation layer is formed over the substrate including the pillars. A metal layer having a low resistance is used for forming a surrounding gate electrode to decrease resistance of a word line. A barrier metal layer is formed between a gate insulation layer and a surrounding gate electrode so that deterioration of characteristics of the insulation layer is prevented. A world line is formed connecting gate electrodes formed over the barrier layer to surround the lower portion of each pillar.

摘要翻译： 提供了包括垂直沟道晶体管的半导体器件和用于形成晶体管的方法，其可以显着降低字线的电阻。 垂直沟道晶体管包括：衬底，其包括各自具有对应于沟道区的下部的柱。 在包括支柱的基板上形成栅极绝缘层。 使用具有低电阻的金属层来形成周围的栅电极以降低字线的电阻。 在栅绝缘层和周围栅电极之间形成阻挡金属层，从而防止绝缘层的特性劣化。 连接形成在阻挡层上的栅电极以围绕每个支柱的下部的世界线。

公开(公告)号：US07776694B2

公开(公告)日：2010-08-17

申请号：US12165427

申请日：2008-06-30

申请人： Se-Aug Jang ,  Hong-Seon Yang ,  Heung-Jae Cho ,  Min-Gyu Sung ,  Tae-Yoon Kim ,  Sook-Joo Kim

发明人： Se-Aug Jang ,  Hong-Seon Yang ,  Heung-Jae Cho ,  Min-Gyu Sung ,  Tae-Yoon Kim ,  Sook-Joo Kim

IPC分类号： H01L21/336 ,  H01L21/3205

CPC分类号： H01L29/66666 ,  H01L27/10808 ,  H01L27/10876 ,  H01L27/10891 ,  H01L29/4966 ,  H01L29/7827

摘要： A semiconductor device including vertical channel transistor and a method for forming the transistor, which can significantly decrease the resistance of a word line is provided. A vertical channel transistor includes a substrate including pillars each of which has a lower portion corresponding to a channel region. A gate insulation layer is formed over the substrate including the pillars. A metal layer having a low resistance is used for forming a surrounding gate electrode to decrease resistance of a word line. A barrier metal layer is formed between a gate insulation layer and a surrounding gate electrode so that deterioration of characteristics of the insulation layer is prevented. A world line is formed connecting gate electrodes formed over the barrier layer to surround the lower portion of each pillar.

摘要翻译： 提供了包括垂直沟道晶体管的半导体器件和用于形成晶体管的方法，其可以显着降低字线的电阻。 垂直沟道晶体管包括：衬底，其包括各自具有对应于沟道区的下部的柱。 在包括支柱的基板上形成栅极绝缘层。 使用具有低电阻的金属层来形成周围的栅电极以降低字线的电阻。 在栅绝缘层和周围栅电极之间形成阻挡金属层，从而防止绝缘层的特性劣化。 连接形成在阻挡层上的栅电极以围绕每个支柱的下部的世界线。

公开(公告)号：US09406871B2

公开(公告)日：2016-08-02

申请号：US14807267

申请日：2015-07-23

申请人： Masahiko Nakayama ,  Masatoshi Yoshikawa ,  Tadashi Kai ,  Yutaka Hashimoto ,  Masaru Toko ,  Hiroaki Yoda ,  Jae Geun Oh ,  Keum Bum Lee ,  Choon Kun Ryu ,  Hyung Suk Lee ,  Sook Joo Kim

发明人： Masahiko Nakayama ,  Masatoshi Yoshikawa ,  Tadashi Kai ,  Yutaka Hashimoto ,  Masaru Toko ,  Hiroaki Yoda ,  Jae Geun Oh ,  Keum Bum Lee ,  Choon Kun Ryu ,  Hyung Suk Lee ,  Sook Joo Kim

IPC分类号： H01L43/00 ,  H01L43/02 ,  H01L27/22 ,  H01L43/08 ,  H01L43/12 ,  H01L43/10

CPC分类号： H01L43/02 ,  H01L27/222 ,  H01L27/224 ,  H01L27/226 ,  H01L43/08 ,  H01L43/10 ,  H01L43/12

摘要： According to one embodiment, a magnetoresistive element is disclosed. The magnetoresistive element includes a reference layer, a tunnel barrier layer, a storage layer. The storage layer includes a first region and a second region provided outside the first region to surround the first region, the second region including element included in the first region and another element being different from the element. The magnetoresistive element further includes a cap layer including a third region and a fourth region provided outside the third region to surround the third region, the fourth region including an element included in the third region and the another element.

公开(公告)号：US20130299763A1

公开(公告)日：2013-11-14

申请号：US13619918

申请日：2012-09-14

申请人： Ji-Won MOON ,  Sung-Hoon LEE ,  Sook-Joo KIM

发明人： Ji-Won MOON ,  Sung-Hoon LEE ,  Sook-Joo KIM

IPC分类号： H01L45/00

CPC分类号： H01L45/08 ,  H01L27/2463 ,  H01L45/1233 ,  H01L45/1253 ,  H01L45/146

摘要： A variable resistance memory device that includes a first electrode, a second electrode, a variable resistance layer interposed between the first electrode and a second electrode. A metal oxide electrode is interposed between the first electrode and the variable resistance layer, and the metal oxide electrode does not include a nitrogen constituent.

摘要翻译： 一种可变电阻存储器件，包括第一电极，第二电极，插在第一电极和第二电极之间的可变电阻层。 金属氧化物电极介于第一电极和可变电阻层之间，金属氧化物电极不包括氮成分。

公开(公告)号：US08362457B2

公开(公告)日：2013-01-29

申请号：US12954127

申请日：2010-11-24

申请人： Sook-Joo Kim ,  Min-Gyu Sung ,  Deok-Sin Kil

发明人： Sook-Joo Kim ,  Min-Gyu Sung ,  Deok-Sin Kil

IPC分类号： H01L47/00

CPC分类号： G11C13/0007 ,  G11C2213/55 ,  H01L45/08 ,  H01L45/1233 ,  H01L45/146 ,  H01L45/1616 ,  H01L45/1641

摘要： A semiconductor device includes a lower electrode, a variable resistance layer disposed over the lower electrode, the variable resistance layer is included a reactive metal layer being interposed between a plurality of oxide resistive layers and an upper electrode disposed over the variable resistance layer.

摘要翻译： 半导体器件包括下电极，设置在下电极上的可变电阻层，可变电阻层包括介于多个氧化物电阻层之间的反应性金属层和设置在可变电阻层上的上电极。

公开(公告)号：US20120092935A1

公开(公告)日：2012-04-19

申请号：US12982825

申请日：2010-12-30

申请人： Sook Joo KIM ,  Min Gyu Sung

发明人： Sook Joo KIM ,  Min Gyu Sung

IPC分类号： G11C7/00 ,  H01L29/82 ,  H01L45/00 ,  H01L29/792

CPC分类号： H01L27/105 ,  G11C11/005 ,  G11C11/16 ,  G11C11/2273 ,  G11C11/2275 ,  G11C11/56 ,  G11C13/0002 ,  G11C13/004 ,  G11C13/0069 ,  G11C16/0408 ,  G11C16/0466 ,  G11C16/08 ,  G11C16/10 ,  G11C2216/06 ,  H01L27/11521 ,  H01L27/226 ,  H01L27/2436

摘要： A semiconductor memory device includes a first memory device formed on a semiconductor substrate, including a first storage unit, a source, and a drain, a second memory device, including a second storage unit, and a bit line, wherein the second memory device is connected in series between the bit line and the drain.

摘要翻译： 半导体存储器件包括形成在半导体衬底上的第一存储器件，包括第一存储单元，源极和漏极，第二存储器件，包括第二存储单元和位线，其中第二存储器件是 连接在位线和漏极之间。

公开(公告)号：US09123879B2

公开(公告)日：2015-09-01

申请号：US14202802

申请日：2014-03-10

申请人： Masahiko Nakayama ,  Masatoshi Yoshikawa ,  Tadashi Kai ,  Yutaka Hashimoto ,  Masaru Toko ,  Hiroaki Yoda ,  Jae Geun Oh ,  Keum Bum Lee ,  Choon Kun Ryu ,  Hyung Suk Lee ,  Sook Joo Kim

发明人： Masahiko Nakayama ,  Masatoshi Yoshikawa ,  Tadashi Kai ,  Yutaka Hashimoto ,  Masaru Toko ,  Hiroaki Yoda ,  Jae Geun Oh ,  Keum Bum Lee ,  Choon Kun Ryu ,  Hyung Suk Lee ,  Sook Joo Kim

IPC分类号： H01L27/00 ,  H01L43/02 ,  H01L27/22 ,  H01L43/08 ,  H01L43/12

CPC分类号： H01L43/02 ,  H01L27/222 ,  H01L27/224 ,  H01L27/226 ,  H01L43/08 ,  H01L43/10 ,  H01L43/12

摘要： According to one embodiment, a magnetoresistive element is disclosed. The magnetoresistive element includes a reference layer, a tunnel barrier layer, a storage layer. The storage layer includes a first region and a second region provided outside the first region to surround the first region, the second region including element included in the first region and another element being different from the element. The magnetoresistive element further includes a cap layer including a third region and a fourth region provided outside the third region to surround the third region, the fourth region including an element included in the third region and the another element.

摘要翻译： 根据一个实施例，公开了一种磁阻元件。 磁阻元件包括参考层，隧道势垒层，存储层。 存储层包括第一区域和设置在第一区域外部以围绕第一区域的第二区域，第二区域包括包含在第一区域中的元素，而另一个元素不同于元件。 磁阻元件进一步包括盖层，该盖层包括第三区域和设置在第三区域外部以包围第三区域的第四区域，第四区域包括包括在第三区域中的元件和另一元件。

公开(公告)号：US20150069557A1

公开(公告)日：2015-03-12

申请号：US14202802

申请日：2014-03-10

申请人： Masahiko NAKAYAMA ,  Masatoshi YOSHIKAWA ,  Tadashi KAI ,  Yutaka HASHIMOTO ,  Masaru TOKO ,  Hiroaki YODA ,  Jae Geun OH ,  Keum Bum LEE ,  Choon Kun RYU ,  Hyung Suk LEE ,  Sook Joo KIM

发明人： Masahiko NAKAYAMA ,  Masatoshi YOSHIKAWA ,  Tadashi KAI ,  Yutaka HASHIMOTO ,  Masaru TOKO ,  Hiroaki YODA ,  Jae Geun OH ,  Keum Bum LEE ,  Choon Kun RYU ,  Hyung Suk LEE ,  Sook Joo KIM

IPC分类号： H01L43/02 ,  H01L43/12

CPC分类号： H01L43/02 ,  H01L27/222 ,  H01L27/224 ,  H01L27/226 ,  H01L43/08 ,  H01L43/10 ,  H01L43/12

摘要： According to one embodiment, a magnetoresistive element is disclosed. The magnetoresistive element includes a reference layer, a tunnel barrier layer, a storage layer. The storage layer includes a first region and a second region provided outside the first region to surround the first region, the second region including element included in the first region and another element being different from the element. The magnetoresistive element further includes a cap layer including a third region and a fourth region provided outside the third region to surround the third region, the fourth region including an element included in the third region and the another element.

摘要翻译： 根据一个实施例，公开了一种磁阻元件。 磁阻元件包括参考层，隧道势垒层，存储层。 存储层包括第一区域和设置在第一区域外部以围绕第一区域的第二区域，第二区域包括包含在第一区域中的元素，而另一个元素不同于元件。 磁阻元件进一步包括盖层，该盖层包括第三区域和设置在第三区域外部以包围第三区域的第四区域，第四区域包括包括在第三区域中的元件和另一元件。

公开(公告)号：US08760920B2

公开(公告)日：2014-06-24

申请号：US12982825

申请日：2010-12-30

申请人： Sook Joo Kim ,  Min Gyu Sung

发明人： Sook Joo Kim ,  Min Gyu Sung

IPC分类号： G11C16/04

CPC分类号： H01L27/105 ,  G11C11/005 ,  G11C11/16 ,  G11C11/2273 ,  G11C11/2275 ,  G11C11/56 ,  G11C13/0002 ,  G11C13/004 ,  G11C13/0069 ,  G11C16/0408 ,  G11C16/0466 ,  G11C16/08 ,  G11C16/10 ,  G11C2216/06 ,  H01L27/11521 ,  H01L27/226 ,  H01L27/2436

摘要： A semiconductor memory device includes a first memory device formed on a semiconductor substrate, including a first storage unit, a source, and a drain, a second memory device, including a second storage unit, and a bit line, wherein the second memory device is connected in series between the bit line and the drain.

摘要翻译： 半导体存储器件包括形成在半导体衬底上的第一存储器件，包括第一存储单元，源极和漏极，第二存储器件，包括第二存储单元和位线，其中第二存储器件是 连接在位线和漏极之间。

公开(公告)号：US20110248236A1

公开(公告)日：2011-10-13

申请号：US12954127

申请日：2010-11-24

申请人： Sook-Joo KIM ,  Min-Gyu Sung ,  Deok-Sin Kil

发明人： Sook-Joo KIM ,  Min-Gyu Sung ,  Deok-Sin Kil

IPC分类号： H01L47/00

CPC分类号： G11C13/0007 ,  G11C2213/55 ,  H01L45/08 ,  H01L45/1233 ,  H01L45/146 ,  H01L45/1616 ,  H01L45/1641

摘要： A semiconductor device includes a lower electrode, a variable resistance layer disposed over the lower electrode, the variable resistance layer is included a reactive metal layer being interposed between a plurality of oxide resistive layers and an upper electrode disposed over the variable resistance layer.

摘要翻译： 半导体器件包括下电极，设置在下电极上的可变电阻层，可变电阻层包括介于多个氧化物电阻层之间的反应性金属层和设置在可变电阻层上的上电极。