利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

48 条记录 (耗时 0.044 秒)

    DYNAMICALLY UPDATING LOGICAL IDENTIFIERS OF CORES OF A PROCESSOR
    6.
    发明申请
    DYNAMICALLY UPDATING LOGICAL IDENTIFIERS OF CORES OF A PROCESSOR 有权
    动态更新处理器的逻辑逻辑标识符

    公开(公告)号：US20160252943A1

    公开(公告)日：2016-09-01

    申请号：US14633455

    申请日：2015-02-27

    申请人： Ankush Varma ,  Krishnakanth V. Sistla ,  Guy G. Sotomayor ,  Andrew D. Henroid ,  Robert E. Gough ,  Tod F. Schiff

    发明人： Ankush Varma ,  Krishnakanth V. Sistla ,  Guy G. Sotomayor ,  Andrew D. Henroid ,  Robert E. Gough ,  Tod F. Schiff

    IPC分类号： G06F1/26 ,  G06F1/32

    CPC分类号： G06F15/00 ,  G06F1/206 ,  G06F1/26 ,  G06F1/3243 ,  G06F9/45541 ,  G06F9/45558 ,  G06F9/5077 ,  G06F2009/4557 ,  Y02D10/152 ,  Y02D10/16

    摘要： In one embodiment, a processor includes a plurality of cores each including a first storage to store a physical identifier for the core and a second storage to store a logical identifier associated with the core; a plurality of thermal sensors to measure a temperature at a corresponding location of the processor; and a power controller including a dynamic core identifier logic to dynamically remap a first logical identifier associated with a first core to associate the first logical identifier with a second core, based at least in part on a temperature associated with the first core, the dynamic remapping to cause a first thread to be migrated from the first core to the second core transparently to an operating system. Other embodiments are described and claimed.

    摘要翻译： 在一个实施例中，处理器包括多个核心，每个核心包括存储用于核心的物理标识符的第一存储器和存储与所述核心相关联的逻辑标识符的第二存储器; 多个热传感器，用于测量处理器相应位置处的温度; 以及功率控制器，其包括动态核心标识符逻辑，用于至少部分地基于与所述第一核相关联的温度来动态地重新映射与第一核相关联的第一逻辑标识符以将所述第一逻辑标识符与第二核相关联，所述动态重映射 以使第一线程从第一核心迁移到第二核心到操作系统。 描述和要求保护其他实施例。

    METHOD AND APPARATUS FOR SETTING AN I/O BANDWIDTH-BASED PROCESSOR FREQUENCY FLOOR
    10.
    发明申请
    METHOD AND APPARATUS FOR SETTING AN I/O BANDWIDTH-BASED PROCESSOR FREQUENCY FLOOR 有权
    用于设置基于I / O带宽处理器频率地板的方法和装置

    公开(公告)号：US20140129858A1

    公开(公告)日：2014-05-08

    申请号：US13992706

    申请日：2011-12-21

    申请人： Ankush Varma ,  Ian M. Steiner ,  Krishnakanth V. Sistla ,  Matthew M. Bace ,  Vivek Garg ,  Martin T. Rowland ,  Jeffrey S. Wilder

    发明人： Ankush Varma ,  Ian M. Steiner ,  Krishnakanth V. Sistla ,  Matthew M. Bace ,  Vivek Garg ,  Martin T. Rowland ,  Jeffrey S. Wilder

    IPC分类号： G06F1/32

    CPC分类号： G06F1/324 ,  G06F13/382

    摘要： An apparatus and method for managing a frequency of a computer processor. The apparatus includes a power control unit (PCU) to manage power in a computer processor. ThePCU includes a data collection module to obtain transaction rate data from a plurality of communication ports in the computer processor and a frequency control logic module coupled to the data collection module, the frequency control logic to calculate a minimum processor interconnect frequency for the plurality of communication ports to handle traffic without significant added latency and to override the processor interconnect frequency to meet the calculated minimum processor interconnect frequency.

    摘要翻译： 一种用于管理计算机处理器的频率的装置和方法。 该装置包括用于管理计算机处理器中的电力的功率控制单元（PCU）。 PCU包括数据采集模块，用于从计算机处理器中的多个通信端口获得交易速率数据，以及耦合到数据收集模块的频率控制逻辑模块，频率控制逻辑来计算多个 通信端口来处理流量而没有显着增加的延迟，并且覆盖处理器互连频率以满足计算的最小处理器互连频率。